Устройство для обработки нечеткой информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 6 Р 7/00 ОБРЕТ ИЯ СКОМЪ СВИ ЛЬС имут а т адреса регис па ОБРАБОТ 1(И НЕЧЕТманд., Поста за счет воэм енная цельжности обр исываюших к вычис ыть ис- работки рмов, ию. 1 в лите поль ике и мож система фо ан С Ю ОСУДАРСТНЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ОПИСАН(56) Авторское свидетельство СССРУ 1305658, кл. О 06 Р 7/00, 1987Авторское свидетельство СССРВ 451671, кл. 8 06 Р 7/00, 1987. УСТРОЙСТВО ДЛЯНФОРМАЦИИИзобретение относитьной техне ЯО 1545214 ечеткой информации. 11 еения является рас 1 пиренальных возмо;юностей. Уерошит блок 1 операцианлок 2 памяти эталонньхетическо-логические блоистр 4 признаков, сдвишинный формировательентов И 7, 9, ко о10, регистр 12яти микрокоманд, т ьн изобрее Фнукциоо тройство соых регистров, термов ариф ки 3, 1, реовый регистр 6, группы эле р 8, элемент блок 13 р 14 микрокадостигается ботки элеменнечеткую ин 1545214Изобретение относится к вычислительной технике и предназначено дляиспользования в системах обработкинечеткой информации а также в ин 15формационно-советующих системах оперативного управления производственными процессами и транспортными системами.Целью изобретения является расширение функциональных возможностей засчет возможного выполнения нечеткихопераций над элементами термов, опи-.сывающих нечеткую переменную.На чертеже представлена. Функциональная схема устройства,Устройство содержит блок 1 операционных регистров, блок 2 памяти эталонных термов, арифметика-логическийблок 3, регистр 4 признаков, сдвиговый реГистр 5, шинный Формирователь6, группу элементов И 7, коммутатор8, группу элементов И 9, элемент И 10,арифметика-логический блок 11, регистр 12 адреса, блок 13 памяти микрокоманд, регистр 14 микрокаманд.Блок 1 регистров выполнен с использованием микросхем типа К 1 802 ИР 1 .Блок 2 содержит элементы Функций принадлежности, описывающих эталонныесИтуации. Синхровходы блоков соединены, с тактовыми входами устройства(Не показаны).Устройство работает следующим образом .35Над нечеткими множествами выпол-няются следующие операции: инверсия,конъюнкция, дизъюнкция, ограниченноепроизведение, ограниченная сумма, импликация 1, импликация 2, импликация 403, импликация 4, эквивалентность 1,эквивалентность 2, эквивалентность 3,эквивалентность 4, разность симметрическая разность, огра.ниченная разность, произведение, сумма по модулю, 45умножение на скаляр, выпуклая комбинация, деление на скаляр, увеличение нечеткости, расплывчатое равенство.Операции над нечеткими множествами проведены в известных устройствах.На основе операций можно образовывать сложные формулы, приближенныек логическому выводу в естественномязыке.Устройство работает под микропро 55граммным управлением. Рассотрим функциональное назначение полей микрокоманды. Поля Х 1 и Х 2, определяют номеррегистров блока 1, к которым происходит обращение в микрокоманде. Оба поля четырехразрядные. Двухразрядные полы ХЗ-Х 6 определяют типа операции - чтение или запись по каналам А и В блока 1.Одноразрядные поля Х 7 и ХЯ управляют переводом двунаправленных выводов блока 1 в состояние высокоговыходного сопротивления.Активный уровень сигналов полейХ 2-Х 8 низкий.Двухразрядное поле Х 9 определяетналичие и тип сдвига в сдвигавомрегистре 5. Одноразрядное поле Х 10определяет вид операции, выполняемой .блоком 3, либо логической, либо арифметической.Одноразрядное поле Х 11 определяетзначение входного переноса блока 3.Четырехразрядное поле Х 12 определяет выбор функции, выполняемой блокам 3.Одноразрядное поле Х 13 переводитвыходы шинного формирователя 6 в сос"таяние высокого выходного сопротивления, Одноразрядное пале Х 14 разрешаетвыдачу информации на выходную шину.Двухразрядное поле Х 15 управляетвыборкой одного из условий, поступающих на вход коммутатора 8. Одноразрядное поле Х 16 переводит выход шинного формирователя в состояние высокоговыходного сопротивления. Шестиразрядное поле Х 17 определяет величину смещения необходимого для выбора адреса следующей микракоманды, Одноразрядное поле Х 18 переводит выходы регистра 12 в состояние высокого выходного со- противления в момент начальной загрузки адреса первой микрокоманды подпрограммы выполнения одной из операций. Одноразрядное поле Х 19 переводит выходы блока 2 в состояние .высокого .выходного сопротивления.Одиннадцатиразрядное поле Х 20 микрокоманды задает адрес элемента термаэталонной ситуации.Рассмотрим алгоритмы некоторыхопераций устройства1, Алгоритм выполнения операции инверсия:записывают число элементов терма минус 1 в первый операционньгй регистр(ОР 1) блока 1, значение элемента терма в ОР 2; считывают из ОР 2 элемент терма и выполняют в блоке 3 операцию А, записывают результат в сдвигавыйрегистр; считывают из ОР 1 операнд и154521 5выполняют операцию Ав блоке 3;значение признака К записывают в регистр 4 признаков; вьдают инФормациюна выходную шину и по значению признака переходят либо к значению элемента терма в ОР 2, либо в конец.2. Алгоритм выполнения операцииконъюнкция: записывают в ОР 1 значениечисла элементов минус 1; в ОР 2 значе-.ние элемента первого терма; в ОРЗзначение элемента второго терма;считьвают из ОР 2 и ОРЗ значения элементов и выполняют в блоке 3 операцию вычитания, значение признака записывают в регистр 4 признаков;,позначению признака переноса выдают навыходную шину значения либо второго,либо третьего операционных регистровблока 1; считывают из ОР операнд и 20выполняют операцию А; записьваютпризнак К в регистр 4 признаков, позначению признака переходят либо кзаписи в ОР 2 значения первого терма,либо в конец,25Для определения конца просмотравсего терма ив одиниз операционныхрегистров заносится число элементовтерма минус 1. Схема блока 3 рассчитана на работу с отрицательной логикой и признак К устанавливается, когда все выходы установлены в единицу.Информация на выход устройства можетподаваться с выхода шинного Формирователя б, как в случае выполнения35операции инверсия, тогда первая группа двунаправленных выводов блока 1переводится в третье, состояние подачей логической единицы на соответствующий управляющий вход блока 1 . 3 4другом случае, как при выполненииоперации конъюнкции, с первой группыдвунаправленных выходов блока 1,тогда на управляющий:вход шинногоФормирователя подается уровень логической единицы, на соответствующие управляющие входы блока 1 - уровни логи. -ческого нуля.3. Алгоритм выпрлнения операции.импликация 1: заносят в ОР 1 значение числа элементов минус 1; записывают в ОР 2 значение элемента первого терма; в ОРЗ значение элементавторого терма; считывают из блокаОРЗ и выполняют в блоке 3 операциюА (передача), результат заносят всдвиговый регистр 5; переписьвают значение сдвигового регистра в ОР 4,считывают из блока 1 значения ОР 4 и 4 6ОР 2 и выполняют в блоке 3 операцию вычитания, записывают значение признака переноса в регистр 4 признаков по значению признака .считывают из блока 1 и выдают на выходную шину устройства либо ОР 2, либо ОРЗ; считывают из блока 1 ОР 1 и выполняют в блоке 3 операцию А- вычитание единицы, записьвают значение К в регистр признаков; по значению К пе реходят к записи в ОР 2 значения элемента первого терма либо конец.Число шагов алгоритма может быть сокращено за счет того, что элементы термов могут быть записаны в операционные регистры в одном такте. Первый элемент первого терма с входа устройства, а второй из блока 2. Кроме того, почти в каждом алгоритме исполь. зуется нулевой операнд и операнд, все разряды которого установлены в единицы. Они задают границы, в которых лежат значения Функции принадлежности (термов)(0,1). Они заносятся в операционные регистры в начальный момент работы устройства и затем нет необходимости формировать их в каждой операции.4. Алгоритм выполнения операции умножения.Рассмотрим реализацию алгоритма для одного элемента двух термов.Заносят нулевой операнд в ОР 4; число разрядов элемента минус 1 в ОР 1; в ОР 2 значение элемента первого терма (множимое); в ОРЗ значение элемента второго терма (множитель)1 считывают из ОР 2 множитель и записывают значение нулевого разряда АО в регистр 4 признаков; если значение разряда равно нулю, то считывают из ОР 2 элемент и выполняют в блоке 3 операцию передачи А, записывают в сдвиговый регистр, если значение разряда не равно нулю, то считывают из блока 1 ОР 2 и ОР 4 и выполняют в блоке 3 операцию сложения, результат записывают в сдвиговый регистр, считывают из блока 1 ОР 2 и ОР 4 и выполняют в блоке 3 операцию сложения; результат за" писывают в сдвиговый регистр; выполняют операцию левый сдвиг на сдвиговом регистре и результат записывают в ОР 4 считывают из РР 2 элементи выполняют в блоке 3 операцию передачи А записьвают в сдвиговый регистр3выполняют операцию левый сдвиг и записывают результат в ОР 4, считывают изОРЗ множитель ивыполняют операцию в блоке 3 передачи А, записывают .в сдви; говый регистр.Выполняют на сдвиговом регистре левый сдвиг и результат записывают5 в ОРЗ, считывают из ОР 1 значение и выполняют на АЛУ 3 операцию А, за-писывают значение признака. К в регис.тр 4 признаков по значению признака либо переходят к считыванию из ОР 2 множителя и записывают значение нулевого разряда ОА в регистр 4 признаков, ли- . бо в конец,Правый сдвиг в сдвиговом регистре Используется для выполнения операции деления.Рассмотрим выполнение операции эквивалентность.В алгоритме учтено, что в каждой операции может быть еще выполнена конъюнкция по результатам операций над парой элементов термов, что необходимо для решения прикладных задач.5. Алгоритм выполнения операции 25 эквивалентность 1. Работа алгоритма рассматриваетсяукрупненно, поскольку ранее отдельные функциональные части его подроб Оно расписаны в алгоритмах инверсии,Конъюнкции, умножении,1 . Записывают в ОР 5 блока максимальное значение функции принадлежности.352. Записывают в ОР 6 значение числа элементов в терме минус 1 .3, Записывают в ОР 1 и ОР 2 значение элементов первого и второго термов с входа устройства и из блока 2соответственно.4. Считывают иэ блока 1 ОР 1, выполняют вблоке 3 операцию инверсии (А) и результат через сдвиговыйрегистр 5 записать в ОРЗ.. 455. Считывают из блока 1 ОР 2 иОРЗ и выполняют .операцик 1 вычитания вблоке 3, По значению признака либозаписывают в ОРЗ значение ОР 2, либов конец, Таким образом, в ОРЗ окажетсямаксимальное значение из сравниваемых.6, Аналогично п.4 записывают в ОР 4инвертированное значение ОР 2.7. Аналогично п.5 после выполнения55операции вычитания ОР и ОР 4 по значению признака переноса либо записывают в ОР 4 значение ОР 1, либо в конец. Таким образом, в ОР 4 окажется/ максимальное значение из сравниваемых.8. Аналогично предыдущему пункту после вычитания на АЛУ 3 и ОР 4 либо записать в ОРЗ значение ОР 4, либо в конец. После выполнения этих операций в ОРЗ окажется результат выполнения операции эквивалентность 1 над двумя элементами двух термов.9. Сравнивают значение ОРЗ и ОР 5 и минимальное (после соответствующего выполнения операции вычитания над этими операндами по значению признака переноса записывают в ОР 5.1 О. Уменьшают на, единицу значение ОР 6 и по значению признака К либо переходят к п.З, либо выдают из ОР 5 минимальное значение операции на выходную шипу устройства.аАлгоритмы всех остальных операций состоят из тех же операторов, что и рассмотренные алгоритмы.Формула изобретенияУстройство для обработки нечеткой информации, содержащее арифметикологический блок, первую группу элементов И, блок памяти команд, регистр адреса, регистр микрокоманд, коммутатор, шинный формирователь, ; элемент И, блок операционных регистров, причем группа выходов шинного формирователя соединена с первыми входами элементов И первой группы, группа выходов которых подключена к выходу устройства, выход регистра адреса подключен к входу блока памяти микрокоманд, выход которого подключен к информационному входу регистра микрокоманд, первая группа выходов которого соединена с группой управляющих входов коммутатора, вторая группа выходов регистра микрокоманд соединена с группой управляющих выходов блока операционных регистров, первый выход регистра микрокоманд соединен с первым входом элемента И, второй выход регистра микрокоманд подключен к вторым входам элементов И первой группы, о т л и ч а ю щ е ес я тем, что, с целью расширения функциональных воэможностей за счет возможности выполнения нечетных опе-, раций над элементами термов, описывающих нечеткую переменную, в него введены блок памяти эталонных термов, регистр признаков, сдвиговый регистр15452 4 Составитель М. Силин Техред М.Ходанич Редактор Г, Гербер Корректор Л,Патай Заказ 491 Тираж 559 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 вторая группа элементов И, второй арифметико-логический блок, причем информационный вход устройства соединен через шину с первым двунаправ ленным выходом блока операционных регистров, первым информационным входом первого дрифметика-логического блока, первыми входами. элементов И первой .группы, а второй двунап-. 0 равленный выход блока операционных регистров соединен с выходом блока . памяти эталонных термов и вторым информационным входом первого арифметико-логического блока, выход ко торого подключен к информационному входу сдвигового регистра, выход которого соединен с информационным входом шинного формирователя, выходы признаков и нулевой разряд информа ционного входа первого арифметикологического блока. соединены с информационным входом регистра признаков, Х-й разряд выхода которого подключен к Х-му информационному входу коммутатора (К"=1,ш, гдеш - количество признаков), выход которого соединен с первыми входами элементов И второй группы.и вторым входом элемента И, выход которого соединен с управляющим входом второго арифметика"логического блока, выходы элементов И второй группы соединены со старшими,разрядами первого информационноговхода второго арифметико-логическогоблока, причем нулевой разряд первогоинформационного входа второго арифметико-логического блока соединен стретьим выходом регистра микрокоманд,выход второго арифметико-логическогоблока соединен с информационным входомрегистра адреса, выход которого соединен с вторым информационным входомвторого арифметико-логического блокаи входом начальной загрузки адресаустройства, третья группа выходоврегйстра микрокоманд соединена с группой адресных входов блока памяти эталонных термов, а четвертый выход регистра микрокоманд соединен с управляющим входом блока памяти эталонныхтермов, четвертая группа выходов ре-гистра микрокоманд соединена с группой управляющих входов первого арифметико-логического блока, пятая группа выходов регистра микрокоманд соединена с вторыми входами элементов Ивторой группы, пятый выход регистрамикрокоманд соединен с управляющимвходом регистра адреса, шестая группавыходов регистра микрокоманд соединена с группой управляющих входов сдвигового регистра, а шестой выход регистра микрокоманд соединен с управляющим входом шинного формирователя.