Пороговый элемент

(51) 4 ПИСАНИЕ ИЗОБРЕТА ВТОРСКОМУ СВИДЕТЕЛЬСТВУ 21 поль- пере ПороБюл. У 3иенко66(088.8) е свидетельство ССС Н 03 К 19/23, 198 70 18 УДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 1) 1034 188 1) 4100005/ 2) 28.05.86 6) 23.01.88 2) О.Н.Музь 3) 681.325.6) Авторско 1034188, кл(57) Изобретение молет быть изовано для построения устройстработки дискретной информации.говый элемент содерлщт регистрсдвига, регистр 2 памяти и блокконтроля обнуленияВведение элта И 6, регистра 3 памяти, блокконтроля обнуления и элементови 8 повышает быстродействие устства. 1 табл., 2 ил.1 13Изобретение относится к автоматике и вычислительной технике, может быть использовано для построения различных устройств переработки дискретной информации и является усовершенствованием известного порогового элемента по авт. св. У 1034188.Цель изобретения - повышение быстродействия порогового элемента.На фиг.1 изображена структурная схема порогового элемента, на фиг.2 - структурная схема регистра памяти.Пороговый элемент содержит регистр 1 сдвига, регистры 2 и 3 памяти, блоки 4 и 5 контроля обнуления, элемент И 6, элементы ИЛИ 7 и 8. Информационные входы 9 регистра сдвига соединены с информационными входами порогового элемента. Первые а выходов регистра 1 сдвига (прямых) соединены с входами регистра 2 памяти (первым выходом регистра 1 сдвига является выход его крайнего правого разряда), а остальные (и-а) выходов - с входами блока 4 контроля обнуления, первые (и-а+1) выходов (инверсных) регистра 1 сдвига соединены с входами регистра 3 памяти, а остальные (а) выходов с входами блока 5 контроля обнуления. Выходы последних разрядов .гистров 2 и 3 памяти и выходы блоков 4 и 5 контроля обнуления соединены с входами элемента ИЛИ 7, выход 10 которого соединен с выходом порогового элемента, инверсный выход последнего разряда регистра 3 памяти и выход блока 5 контроля обнуления соединены с входами элемента И 6, выход которого, а также выход последнего разряда регистра 2 памяти соединены с входами элемента ИЛИ 8, выход 11 которого соединен с выходом порогового элемента. Вход 12 разрешения записи регистра 1 сдвига соединен с входами сброса регистров 2 и 3 памяти и входом порогового элемента, тактовый вход регистра 1 сдвига соединен с тактовым входом 13 порогового элемента.Регистры 2 и 3 памяти могут быть выполнены как в известном устройстве либо в виде последовательно соединенных разрядов, каждый из которых содержит КБ-триггер и элемент И (фиг.2).Блок 4 контроля обнуления может быть выполнен в виде элемента И с прямыми ,входами, если он соединен с 68978 2инверсными выходами регистра 1 сдвига, и в виде элемента И с инверснымивходами, если он соединен с Прямымивыходами регистра 1 сдвига.Блок 5 контроля обнуления можетбыть выполнен в виде элемента И спрямыми входами, если он соединен спрямыми выходами регистра 1 сдвига,и в виде элемента И с инверсными входами, если он соединен с инверснымивыходами регистра 1 сдвига.Пороговый элемент функционируетследующим образом.На вход 12 устройства подаетсяимпульс запуска, при поступлении которого происходит запись в регистр 1сдвига входного кода, поданного навходы 9 порогового элемента, а также 20 сброс регистров 2 и 3 памяти. Далеена вход 13 порогового элемента подаются тактовые импульсы.При подаче каждого тактового импульса происходит сдвиг вправо на 25 один разряд кода, записанного в регистр 1 сдвига, При появлении единичного сигнала в первом разряде регистра 1 сдвига, являющемся крайним правым разрядом, он записывается в ре гистр 2 памяти и на выходе его первого разряда появляется единичный сигнал, разрешающий запись единичногосигнала во второй разряд регистра 2памяти. Далее работа происходит ана - 35логичным образом, Единичный сигналпоявляется на д-м выходе регистра 2памяти, если на всех предыдущих выходах регистра имеется единичный сигнали на выходе -го разряда регистра 1 4 О сдвига также единичный сигнал. Одновременно разрешается запись единичного сигнала в (+1)-й разряд регистра2 памяти. Таким образом, в процессефункционирования сдвиг входного кодав регистре 1 сдвига происходит слеванаправо, а заполнение регистра 2 памяти справа налево.Аналогичным образом в регистре 3памяти осуществляется накопление нулевых сигналов с выходов регистра 1 50сдвига. При появлении нулевого сигнала на выходе первого разряда регистра1 сдвига в первый разряд регистра 3памяти записывается единичный сигнал,разрешающий запись сигнала во второйразряд. Единичный сигнал появляетсяна выходе -го разряда регистра 3 памяти, если на всех предыдущих выходахимеется единичный сигнал и на выходеСреднее число тактов работы0,37 4.5 1,00 10 4,08 1,75 3.37 2.56 12 2. 56 3. 37 13 1. 75 4.08 1.00 4.51 15 0.37 регистра сдвига. 3 1368 (прямом) 1-го разряда регистра 1 сдв га имеется нулевой сигнал. Одновременно разрешается запись сигнала в (1+1)-й разряд регистра 3 памяти. Та 5 ким образом в регистре 2 памяти осуществляется накопление единиц, а в егистре 3 - нулей входного кода.Работа продолжается таким образом до появления единичного логического сигнала хотя бы на одном из выходов блоков 4 или 5 контроля обнуления, или на выходах регистров 2 и 3 памяти, соединенных с входами элемента ИЛИ 7, что вызывает на его выходе 1 О единичный сигнал, свидетельствующий об окончании цикла работы устройства.Результат снимается с выхода 11 элемента ИЛИ 8 устройства. Если во ходном коде ща единиц, то единичый сигнал появляется либо на выходе лока 5 контроля обнуления (если в (а) последних разрядах регистра 1 двига записан единичный код), либо а выходе регистра 2 памяти после акопления а единиц входного кода, то вызывает единичный сигнал на выоде элемента ИЛИ 7 и выходе элемена ИЛИ 8 (на инверсном выходе региста 3 памяти, соединенном с входом лемента И 6, имеется единичный сигал). Если во входном коде ш с а диниц, то единичный сигнал появляетя на выходе блока 4 контроля обнулеия, либо на прямом выходе регистра 3 амяти, что вызывает единичный сигнал а выходе 10 элемента И 7 и нулевой игнал на выходе 11 элемента ИЛИ 8, ак как на выходе регистра 2 памяти и40 ыходе элемента И 6 имеются нулевые игналы.Таким образом на выходе порогового .лемента формируется единичный сигал, если на входном коде имеется45а единиц, и нулевой сигнал в проивном случае.Таким образом обеспечивается предрительное завершение цикла работырогового элемента, когда во входном50де число нулей Р п-а, что обеспевается регистром 3, осуществляющимкопление нулей входного кода, либогда в (а) последнем разряде входго кода имеются единицы, что осуц .ствляется блоком 5 контроля обнулеВ таблице приведены данные пос еднему числу тактов работы по всему 978 4диапазону 16-разрядных двоичных чисел, необходимому для формированч результата пороговым элементом. Порог Среднее число Порог тактов работыПри а и-а+1 устройство реализуется для а = и-а+1, а на входы 9 подается инверсный код, результат работы также инвертируется.Таким образом, пороговый элемент обеспечивает повышение быстродействия. Формула и з о б р е т е н и я Пороговый элемент по авт. св.Ф 1034188, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, введены второй регистр памяти, второй блок контроля обнуления, элемент И и два элемента ИЛИ, второй регистр памяти соединен информационными входами с первыми (и-а+1)-выходами регистра сдвига, а остальные (а) выходов регистра сдвига соединены с входами второго блока контроля обнуления, выходы второго регистра памяти и второго блока контроля обнуления соединены с входами элемента И, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом первого регистра памяти, выходы первого и второго регистров памяти, а также выходы первого и второго блоков контроля обнуления соединены с входами второго элемента ИЛИ, выходы элементов ИЛИ соединены с выходами устройства, вход сброса второго регистра памяти соединен с входом разрешения записи1368978 оставитель О.Скворцовехред А.Кравчук Корректор М,Демчик дакто ана 315/56В Тирах 928 Государственного ко елам изобретений и о осква, Ж, Раушска Подпистета СССР рытии наб., д. 4/5 113035 Производственно-полиграфическое предприятие, г. Уагор Проектная,