Устройство декодирования тональных сигналов

реноса на вых саТ импулка 28,мированияде счетчисчетчика вых,к. код на котором форен, то, изменя мируе посто онных ерецос,цформацикод цачап хода счетчик и, можц ьной у чину 11 нов довател а сл ания у сраба-ва бе полосу сменения и тр-ввания ремеци 1 ил,Ю О ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ОПИСАНИ(56) Авторское свидетельство СССРВ 1277433, кл. Н 04 1 9/00, 1985(54) УСТРОЙСТВО ДЕ 1 ОД 11 РОВАПИ ТОНАЛЬНЪХ СИГНАЛОВ(57) Изобретение относится к радиотехнике, Цель изобретения - повышение оперативности регулировки полосысрабатывания, Устр-во содержит фильтр1, компаратор 2, синхрогецератор 3,триггеры 4, 12 и 21, блоки оперативной памяти 5 и 13, эл-ты И 6, 17, 22и 23, счетчики 7, 8, 14 и 18, блокпостоянной памяти 9, блок начальнойустановки 10, эл-ты ИЛИ 11, 16, 26и 27, делитель 15 частоты, дешифратор 19, эл-ты задержки 20 и 30, сумЯО 152 маторы 24 и 25, программируемый счетчик 28 и коммутатор 29. При считывании информации в установленных пределах последовательно изменяется величина допуска на отклонение фронтавходного сигнала от номинального значения, Величина этого допуска во временцой области определяется произведением периода тактовой частоты навыходе делителя 15 на число периодовМ этого сигнала, необходимых для фор 1529473Изобретение относится к радиотехнике и связи и может быть использовано в устройствах приема тональных сигналов нескольких заданных частот, в частности для приема данных, передаваемых последовательным частотнымкодом,Целью изобретения являтся цовышеенце оперативности регулировки полосысрабатыванияНа чертеже представлена структурная электрическая схема устройствадекодирования тональных сигналов,Устройство декодирования тональных сигналов содержит фильтр 1, компаратор 2, сицхрогецератор 3, первыйтриггер 4, первый блок 5 оперативнойпамяти, пеовый элемент И 6, первыйсчетчик 7, второй счетчик 3, блок 9постоянной памяти, блок 10 начальнойустановки, первый элемент ИЛИ 11,второй триггер 12, второй блок 13оперативной памяти, третий счетчик14, делитель 15 частоты, второй элемент ИЛИ 16, второй элемент И 17,четвертый счетчик 13, дешифратор 19,первый элемент 20 задержки, третийтриггер 21, третий элемент И 22,четвертый элемент И 23, первый 24 ивторой 25 сумматоры третий элементИЛИ 26, четвертый элемент ИЛИ 27,программируемый счетчик 28, коммутатор 29, второй элемент 30 задержки,Устройство декодирования тональных сигналов работает следующим образом,3 исходном состоянии на первых выходах первого 4 и третьего 21 триггеров и втором выходе второго триггера 4012 присутствует "лог1", на выходетретьего элемента И 22 - "Лог, 1",Первый, второй и третий счетчики 7,8,14 установлены в нулевое состояние,на первом выходе счетчика 28 - Лог, 45О, а на вторых выходах программируемого счетчика 23 установлен код, определяемый кодом на его информационных входах, На выходах первого и четвертого элементов И 6 - 23 присутст10вует Лог, 0 . Выходным сигналом делителя 15 управляется работа первогои второго блоков 5 и 13, коммутатора29 и блока 9 постоянной памяти, Присигнале "Лог, 1" на выходе делителя515 первый и второй блоки 5 и 13 переводятся в режим записи, при Лог.О -в режим считывания, причем для осуществления записи и считывания необходимо ца вторые управляющие входыпервого и второго блоков 5 и 13 подать "Лог, 0", Адреса записи и считывания информации первого и второгоблоков 5 и 13 оперативной памяти изменяются одновременно и определяютсявыходным сигналом первого сумматора24Записывается информация в ячейки,определяемые состоянием четвертогосчетчика 13 (так как при записи коммутатор 29 и блок 9 отключаются),На первом выходе синхрогенератора3 по переднему фронту, входного сигнала формируется импульс, переднийфронт, которого совпадает с переднимфронтом выходного сигнала делителя.Выходной импульс синхрогенератора 3поступает на информационный вход первого блока 5, в результате чего в него записывается Лог, 1 по .дресу,определяемому четвертым счетчиком 18.По этому же адресу во второй блок 13записывается "Лог, О, так как в этовремя на втором выходе сицхрогенератора 3 будет "Лог. 0",Одновременно выходным сигналомсинхрогецератора 3 первый триггер 4устанавливается в состояние, при котором на его первом выходе будет сигнал "Лог, 0", а на вторых - "Лог. 1",в результате чего на выходе третьегоэлемента И 22 появляется "Лог. 0",разрешающий работу программируемогосчетчика 23 и второго счетчика 8(для перевода первого счетчика 7 врежим счета необходимо на его третийвход подать "Лог, 1"),При появлении "Лог. О на выходеделителя 15 первый и второй блоки 5и 13 переводятся в режим считывания,а на выходах блока 9 будет информация из ячеек, определяемых кодом наего первом и втором входах, Адрес жесчитывания для первого блока 5 будетопределяться суммой трех чисел - выходного кода блока 9, кодов на выходах четвертого счетчика 13 и программируемого счетчика 23.В блоке 9 постоянной памяти по нулевому адресу, задаваемому в исходном состоянии выходными кодами первого и второго счетчиков 3, 7, записана информация, суммирование которойс кодами на выходах четвертого счетчика 18 и программируемого счетчика28 дает адрес пепвого блока 5 оперативной памяти, по которому ранеепроизводилась запись информации навремя, равное цесколькии цепи,.дам первого из принимаемых сигналов заданной частоты с допусколг соответствующим минимальному периоду, Если в тот момент сигнала на выходе сцнхро 5 генератора 3 це было, цо этому адресу в первом блоке 5 записац "Лог,О". На выходе первого элемента И 6, второго элемента ИЛИ 16, второго триггера 12 и второго счетчика 3 сигналы не изменятся, При появлении с выхода пеового элемента ИЛИ 11 сигнала "Лог, 1" программируемый счетчик 23 царастит код на своем втором выходе на единицу, что приведет к форлц ро - ванию на выходе первого сумматооа 24 кода, отличного от предыдущего а единицу. В результате считывацие ицформации из блока 5 оперативной памя ти будет производиться из соседей ячейки, в которую запись производилась позднее на время равное периоду делителя 15 частоты, Если и в этой ячейке записан "Лог. 0", то црограм мируемый счетчик 23 перейдет в следующее состояние, что соответствует считывацию ицфор лаггии з ячейки первого блока 5 оперативной памяти, в которую информация записывалась иод нее на удвоенное время относительно первоначально допустимого интервала,Если программируемый счетчик 23,последовательно изменяя свое состояние (что соответствует изменению до 35пуска ца отклонение частоты первогоиз декодируемых сигналов), сформирует на своем первом выходе (выходепереноса) сигнал "Лог1", то второйсчетчик 8 перейдет в состояние 00001, 40изменяя адрес на входах блока 9,Программируемый счетчик 23 с задержкой, определяемой вторым блоком 30,переустанавливается в состояние, определяемое кодом на его информационных входах. Время задержки сигналаво втором блоке 30 больше времени,необходимого для изменения кода второго счетчика 8, что позволяет принеобходимости в зависимости от выходного кода второго счетчика 8, определяющего номинальную декодирующую частоту, установить новое значение кодана информационных входах программируемого счетчика 28, т.е. изменитьдопуски на граничные частоты декодируемого сигнала.По адресу, определяемому состоянием первого и второго счетчиков 7,8, хранятся ганцые, далхце новый адрес для считывания, т,е. устройстводекодировация цересграцвается ца прием второй частоты, Если црц изменениисостояния програм ггруемого счетчика28 ци в одной цз анализируемых ячеекпервого блока 5 це бупет обнаруженсигнал "Лог. 1", то импульсом переноса с первого выхода программируемого счетчика 23 второй счетчик 8перейдет в состояцце 000 О, т.е. устройство перестроится ца прием третьейчастоты. Если цц одна из частот, наприем которых настроено устройство,не обнаружега что соответствует установке второго счетчика 8 в определенное состояние то ца выходе блокаО формируется "Лог, 1", устанавливающая второй счетчик 3, программируемый счетчик 28 и первый триггер 4в цсходцое состояние,Если же при считывацци формациииз первого блока 5 по оггцол;у цз адресов ца его выходе будет Лог, 1", тоца выходе первого элемента И б, аследовательно, а выхг де второго элемента ИЛИ 16 появляется "Лог. ",Программруемый счетчик 23 переустаг авливается, а второй триггер 12 устанавливается в состояние, при котором на его первом выходе будет"Ло . 1", а на втором - "1 ог, 0",запрещающий прохождение через второйэлелецт И 17 импульсов с выхода программируемого счетчика 23 а второйвход второго счетчика 3 и ра решающийработу третьего счетчка 14 с задержкой, определяемой первым блоком 20,В результате фиксируется выходнойкод второго счетчика 8, а так как напервом выходе второго триггера 12установлен сигнал Лог. 1 , то разрешается работа первого счетчикаПри этом последовательно при формировании импульсов переноса ца выходесчетчика 28 или сигнала "Лог, 1" навыходе первого блока 5 изменяются адреса считывания из блока 9, что определяет адреса считывания информациииз ячеек первого блока 5, которыебыли в моменты времени, отстоящие отмомента последнего появления сгцалана выходе синхрогенератора 3 ца время, кратное периоду сигнала обаруженной частоты, Допуски на отклонениечастоты настройки от номинальногозначения будут определяться чсломпериодов тактового сигнала, цеобхопи152 т 23 10 15 25 30 35 40 45 50 55 мого для формирования импульса переноса на первом вь 1 хопе программируемого счетчика 28,Число периодов вхопттого сигцача,для которых отклонетие переднегоФронта не тревьппает заданного, т,ечисло Лог. 1" на выходе первого блока 5, подсчитывается третьим счетчиком 14, и при достижении им Определенного значения ца выходе дешифрлторл 19 формируется импульс, свидетельствующий о приеме частоты, код которой равен выходному коду второгосчетчика 8, Устройство устанлвлинлется в исходное состояние выходным импульсом блока 10, который формируется при достижении первь 1 м или вторымсчетчикам 8 ичи 7 Определенных состо -яций нце зависимости от того, былили не был принят сигцач,По отрицательному фронту входногосигнала на втором ныходе синхрогенерлтора 3 формируется импульс, передний фронт которого совпадает с пеоедним фронтом выходного сигнала детителя 15.Устройство осуществляет обработкусигнала аналогично, с той лишь разницей, что злттись и последующее считывание инФормации производятся из второго блока 13,Таким образом, при считывании информации в установленных пределахпослепонатечьно изменяется величинадопуска ца отклоение фронта входного сигнала от цомачьного значения.Велититта этого допуска но временнойобласти определяется произведениемпериода тактовой частоты на выходеделителя 15 на число периодов 11 этого сигнала, необходимых для формирования импульса пеоеноса на выходепрограммируемого счетчика 28Таккак код ца выходе счетчика 28, прикотором формируется перенос, постоянен т,для четырехразрядного программируемого счетчика 28, работающего нрежиме сложения, этот код ранен )111)то, изменяя на информационных входахпрограммируемого счетчика 28 код начальной установки, можно менять неличину М, а следовательно, и ттолосчсрабатывания устройства без и мЕтения времени срабатывания устройства,Ф о р л у тт л и з о б р е т ец яУстройство д е к О пи р о н ац и я т о н а . т ьцых с и г н лтт О в , с .т;т е рж аьте е первый , в т Орой и третий триггеры, последовательно соедиценцые фильтр, компарлтор исицхрогецератор, первый и второй выходы которого степ 111 тетты соотнетстнецно с пернымц вхопамц ервого и третьего триггеров и с информационными входами ценного и второго блоков оперативной памяти, адресные нходы которых соедицецы с выходами первого сумматора, первые входы которого погтключецы к выходу блока постоянной памяти, первые ад)тесцые входы которогоподключены к выходам первого счетчика и к первым нхопалт бттока начальнойустацовктт, нторые входы которогообъепицсцы с вторыми лдресттыми входамц бттткл итстояццой памяти ц ттопклттчецы к выходам второго счетчика, первый вход ерного ,.четчика с; синен свыходом треттег земецта 11 и первымвходом второго си тчкл, втори входкоторого соедиец с выходом второгоэлемента И, первьй вход которого соединен с выходом первого блока задержки, вход которго подключен к второму входу первого счетчика, третийвход которого подключен к первому выходу второго триггера, второй выходкоторого с,етиетт с вторым входомвторого эл е гл И и теовьтм входомтретьего счг гчткл, н горой вход которого соединен с первым входом второготриггера, второй хоп которого подключен к тть 1 ход, блока начальной устанонки и тоедиец с вторыми входамипервого и третье г триггеров, первыеттыходн которых оединены с входамитретьего элемента И, вход четвертого счетчика соедитте с вторым входомсинхронизатора, с цепными управляющими входами пенного и второго блоковоперативной памяти, с третьим входомблока постоянной памяти, с первымвходом первого элемента,ИЛИ и с выходом делителя частоты, вход которото подключен к ;:торому входу первогоэ:темента Итц), цторьгт управляющимвходам блоков Оперативной памяти ик тервым входам первого и четвертогоэлементов И, вторые входы которыхсоединены соотттетстнеттно с выходамиперВОГО и втор 1 О блкон опера, етннойпамяти, входы д.шифратора соединеныс выходами третьего счетчика, второйвход которог 1 поктючотт к выходу второго элеметл 1")И, первый и второйВХОПЫ КОтОРО ь:11 отьцтпттт 1 К ВЬХОДаМсоотнетстнц:еотчетвертогоЗаказ 7763/57 Тираж 626 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раугиская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101 9 152947 элементов И, третий вход последнего из которых подключен к второму выходу третьего триггера, второй выход первого триггера соединен с третьим входом первого элемента И, причем5 вход делителя частоты является тактовым входом устройства, информационными выходами которого являются выходы второго счетчика, а тактовым выходом - выход дешифратора, о т л и ч а ю щ е е с я тем, что, с целью повьппения оперативности регулировки полосы срабатывания, введены последовательно соединенные третий элемент ИЛИ, второй блок задержки, программируемый счетчик и четвертый элемент ИЛИ, а также коммутатор и второй сумматор, выходы которого подключены к второму входу первого сумматора, вы ходы четвертого счетчика подключены к первым входам второго сумматора,вторые входы которого соединены с выходами коммутатора, управляющий входкоторого подключен к выходу делителячастоты, а информаг 1 ионные входы коммутатора соединены с вторыми выходамипрограммируемого счетчика, второйвход которого соединен с выходом первого элемента ИЛИ, вход первого блоказадержки соединен с выходом четвертого элемента ИЛИ, второй вход которогосоединен с выходом второго элементаИЛИ и с пеовым входом третьего элемента ИЛИ, второй вход которого подключен к выходу третьего элемента И,а третий вход третьего элемента ИЛИсоединен с первым выходом программируемого счетчика, при этом управляющими входами устройства являются информационные входы программируемогосчетчика.