Цифровой генератор многочастотного сигнала

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК И) 4 Н 03 К 3 84 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕТЕНИЯ 2НЕРАТОР МНОГОЧАСТ ЦИФРОВОЙ ГЕСИГНАЛАИзобретенио для синтфровым меповышениеет повышениинхронизац(56) Авторское свУ 1200390, кл. Н В 29и К,Н.Чернышов8)детельство СССР3 К 3/84,может быть использа аналоговых сигна" одом. Цель изобретестабильности работы, я стабильности фаза-, н формируемых час149944тотных сигналов, которая достигается за счет введения И блоков 4 синхронизации, осуществляющих синхронизацию моментов начала формирования частотных сигналов в Б цифровых синтезаторах 3 с моментами появления импульсов на выходе Бблоков 5 сравнения, с тактовыми импульсами на вы 1 4ходе генератора 1 тактовых импульсови с моментом сменьг кода в датчике 2кода частоты. С помощью введенныхИрегистров 6 кодов задержек осуществляется программирование длительностей задержек. Устройство такжесодержит И аттенюаторов 8, сумматор9, фильтр 10 нижних частот. 2 ил.Изобретение относится к радиотехнике может быть использовано для син-.15теза аналоговых сигналов цифровым ме.",тодом,в частности в аппаратуре, предназначенной для имитации многочастотных сигналов,Целью изобретения является повышение стабильности работы цифровогогенератора многочастотного сигналаза счет повышения стабильности фазовой синхронизации формируемых частот 25ных сигналов.На.фиг. 1 представлена функциональная схема цифрового генераторамногочастотного сигнала; на фиг. 2 -функциональная схема блока синхронизации.Цифровой генератор многочастотного сигнала содержит генератор 1 тактовых импульсов, датчик 2 кода частоты, цифровые синтезаторы 3, блоки4 синхронизации, блоки 5 сравнения, 35регистры 6 кодов задержек, делитель7, аттенюаторы 8, сумматор 9, фильтр10 нижних частот (ФНЧ).Выхсд генератора 1 тактовых импульсов соединен с первыми входами 40цифровых синтезаторов 3, блоков 4синхронизации и входом делителя 7,первый выход которого соединен с вторым входом первого блока 4 синхронизации. Второй выход делителя 7 сое- Д 5динен с первыми входами блоков 5сравнения, с вторыми входами которыхсоединены выходы соответствующих регистров 6 кодов задержек. Выходы блоков 5 сравнения соединены с соответствующими вторыми входами блоков 4синхронизации, третьи входы которыхобъединены и соединены с входом синхронизации датчика 2 кода частоты,выход которого соединен с вторыми 55входами цифровых синтезаторов 3,третьи входы которых соединены с соответствукщими выходами блоков 4синхронизации. Выходы цифровых синтезаторов 3 соединены с соответствую- щими входами сумматора 9, выход которого соединен с фильтром 10 нижних частот. Цифровой синтезатор 3 содержит накопительный сумматор 11, постоянное запоминающее устройство (ПЗУ) 12, цифроаналоговый преобразователь (ЦАП) 13.Вход синхронизации накопительного сумматора 11 является первым входом цифрового синтезатора 3, второй вход которого является информационным входом накопительного сумматора 11, вход установки в нуль которого является третьим входом накопительного сумматора 11, выход которого соединен с входом ПЗУ 12, выход которого соединен с ЦАП 13, выход которого является выходом цифрового синтезатора 3.Блок 4 синхронизации .(фиг. 2) содержит триггеры 14-1 б. Э-.вход триггера 14 соединен с источником напряжения логической "1", Прямой выход триггера 14 соединен с Р-входом триггера 15, прямой выход которого соединен с 0-входом триггера 16, пря-. мой выход триггера 16 соединен с входами предустановки триггеров 14 и 15, Тактовые входы триггеров 16, 15 и 14 являются соответственно первым, вторым и третьим входами блока 4 синхронизации. Цифровой генератор многочастотного сигнала работает следующим образом.Формируется многочастотный сигнал, который представляет собой сигнал большой длительности (единицы секунд), который состоит из последовательности частотных посылок (длительностью десятки миллисекунд), несущие частоты которых являются гармониками опорных строб-импульсов, следующих с частотой Ро, , Начальные фазы частотных посыпок изменяются пропор 1499441ционально частоте частотных посылок и в моменты, определяемые приходом опорных строб-импульсов, должны быть равны нулю. Это требование должно выполняться постоянно при выработке всех частотных посылок.Предлагаемый цифровой генератор многочастотного сигнала состоит из ряда цифровых синтезаторов 3, один из которых является ведущим. На информационные входы накопительных сумматоров 11 всех синтезаторов поступает код, записанный в датчик 2 кода частоты, и, таким образом, вырабатываемые синтезаторами частоты также равны. На выходе накопительных сумматоров 11 формируются линейно нарастающие пилообразные значения кодов, которые изменяются в пределах О - 2 " (и - число двоичных разрядов накопительного сумматора) и служат для адресации ПЗУ 12, с помощью которого линейно нарастающие значения кодов на его адресных шинах преобразуются в коды, соответствующие кодам требуемой формы выходного сигнала. ЦАП 13 двоичные значения кодов преобразует в соответствующие напряжения.Таким образом, на выходе каждого синтезатора 3 частоты вырабатывается напряжение с частотой Гс равнойКсГ, =Ре тти 2 пгде Р, ц - частота генератора 1;К - код числа, записанный вдатчик 2 кода частоты,определяющий частоту текущеи посылки многочастотного сигнала.Смена частотных посылок производится путем записи в датчик 2 кода частоты очередного значения К с помощью импульса записи, подаваемого извне, и при этом каждый раз осуществляется привязка начальных фаз частотных посыпок.Рассмотрим работу цифрового генератора при смене частотных посылок на примере ведущего цифрового синте. затора 3,Импульс записи, который записывает очередной код в датчик 2 кода частоты, одновременно запоминается блоком 4 синхронизации. Делитель 7 из импульсов генератора 1 вырабатывает последовательностьимпульсов Р,о с периодом, равным 5периоду повторения опорных строб-импульсов, которые поступают на второйвход блока 4 синхронизации. С поступлением первого же импульса из последовательности Г, , если блок 4 1 О синхронизации был предварительноустановлен импульсом записи в датчик2 кода частоты, он вырабатывает импульс, по длительности равный периоду следования импульсов генератора1, и срабатывается до прихода следующего импульса записи в датчик 2 кодачастоты. Подробно описание блока 4синхронизации приведено ниже, Полученный импульс сбрасывает накопитель.ный сумматор 11 ведущего цифровогосинтезатора 3 в ноль, таким образом,осуществляется привязка по фазе присмене частоты посылки к импульсамРоьт . Ведущий цифровой синтезатор 3имитирует основной луч многочастотного сигнала.Последующие (ведомые) цифр овыесинтезаторы имитируют дополнительные лучи сигнала при многолучевых ЗО каналах связи, которые задержаны навремя Ьотносительно ведущего циф 3рового синтезатора 3 (в дальнейшемгрупповое запаздывание сигнала). Вырабатываемые ими напряжения по частоЗ 5 те равны частоте ведущего цифровогосинтезатора 3, но имеют различныефазовые сдвиги для всех частот сигнала, которые равны где ЬЧ - сдвиг фаз между напряжениями частотных посылок ведомого и ведущих синтеза торов;Г - текущая частота посылкиСмногочастотного сигнала;время задержки сигнала ведомых цифровых синтезаторов3 относительно ведущего.Работа ведомых цифровых синтезаторов 3 аналогична работе ведущегосинтезатора, исключая момент привязки, который для каждого из синтезаторов задается кодом, записываемымв регистр 6 кода задержки и определяющим групповое запаздывание длявсех частот вырабатываемого даннымсинтезатором напряжения сигнала отн.сительно ведущего цифрового синтезатора 3. Привязка этих цифровых синтезаторов 3 происходит следующим образом. Поразрядно выходы делителя 7соединены с блоками 5 сравнения, навторые входы которых поступают соответствующие разряды с регистров 6 кода задержек. Задавая в регистры б кода задержек различные значения навыходе блока 5 сравнения можно получать импульсы, занимающие любые промежуточные значения между импульсамиР делителя 7, временное положениекоторых и характеризует групповоевремя запаздывания для частотных посылок сигнала соответствующего луча.Далее импульсы с блока 5 сравненияпоступают на соответствующие блоки 4синхронизации, работа которых аналогична работе блока 4 синхронизацииведущего цифрового синтезатора 3. На выходе каждого цифрового синтезатора 3 установлен аттенюатор 8,с 25 помощью которого можно задавать требуемую величину напряжения соответствующего луча. Сумматор 9 формирует суммарный сигнал, который через фильтр 10 нижних частот поступает на выход устройства,Блок 4 синхронизации (фиг. 2) работает следующим образом.Задним фронтом импульса записив датчик 2 кода частоты триггер 14 переходит в единичное состояние, Зад 35 ним фронтом импульса Ртриггер 15 переходит в единичное состояние. Задним фронтом импульса Ртриггер 16 также переходит в единичное состояние, формируя передний фронт выходного импульса, который сбрасывает в исходное состояние триггеры 14 и 15. На Л-входе триггера 16 таким образом .сстанавливается положение логического "О", и следующий задний фронт импульса Р,щ устанавливает триггер 16 в исходное состояние. Таким образом, на выходе триггера 16 формируется импульс, по длительности равный периоду следования импульсов частотой Р, , который обнуляет накопительные сумматоры 11 цифровых синтезаторов 3 частот.Формула изобретенияЦифровой генератор многочастотного сигнала, содержащий генератор тактовых импульсов, выход которого соединен с,первыми входами Я цифровыхсинтезаторов, вторые входы которыхсоединены с выходом .датчика кода частоты, выходы М цифровых синтезаторовчерез соответствующие И аттенюаторовсоединены с входами сумматора, выходкоторого соединен с входом фильтранижних частот, о т л и ч а ю щ и й -с я тем, что, с целью повышения стабильности работы, в него введеныделитель,й блоков синхронизации,(И) блоков сравнения, (И) регистров кодов задержки, причем вход делителя соединен с входом генераторатактовых импульсов и первыми входамиМ блоков синхронизации, выходы которых соединены с соответствующимитретьими входами Н цифровых синтезаторов, первый выход делителя соединенс вторым входом первого блока синхронизации, а вторые входы (Б) блоковсинхронизации соединены с соответствующими выходами (Н) блоков сравнения, первые входы которых соединены с вторым выходом делителя, вто- .рые входы (Я) блоков сравнения соединены с.соответс вующими выходами1499441 Составитель Ю,СибирякРедактор Н.Лазаренко Техред А. Кравчук Корректор Э.Лончак водственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 аказ 4704/52 НИИПИ Госуда Тираж 884 енного комитета по изобретени 13035, Москва, Ж, Раушская Подписноеи открытиям при ГКНТ СССРб., д. 4/5