Устройство блочной синхронизации для групповых кодов

) Авторизобретения А.О. Гу 1) Заявитель сесоюзный заочный электротехнический инстсвязи(54) УСТРОЙСТВО БЛОЧНОЙ СИНХРОНИЗАЦИИ ДЛЯ ГРУППОВЫХ КОДОВсистемам я дляем передач жно-групситсяьзовдт троистваой вероятносинформац повые ко применя нои синхро одержае входр, посдо иненны декоде генератор итель час да, выход торому вход котор дного ре У х о с ойства сос- в смежные кодов при беспечиваетиэации лишь ных позцй Изобретение относвязи и может испол блочной синхронизации с Известно устройство цикловой синхронизации, содержащее последователь" но соединенные блок определения синдромов,опоэнаватель синдромов синхросигнала, элемент задержки, элемент совпадения, элемент обьединения, накопитель,ошибок, генератор цикловых импульсов и элемент запрета, выход которого подключен к второму входу накопителя ошибок, к второму входу3 э элемента запрета. подключены второй вход элемента совпадения и вход элемента задержки, а также опознаватель синдромов исправляемых ошибок, вклюЭО ченныи между входом опознавателя синдромов синхросигнала и вторым входом элемента объедине" ния С 13. Недостатком данного у является сохранение высо ти ложной синхронизацииИзвестно устройство бл низации для групповых ко щее последовательно соед ной регистр, сумматор и ледовательно соединенные тактовых импульсов и дел ты, а также генератор ко которого подсоединен к в сумматора, дешифратор, в го подключен к выходу вх ра и элемент И2 ).Недостаток этого устр тоит в том, что переход классы групповых (и, К)- высокой скорости кода о защиту от ложной синхрон на малом числе несинхрон кодовых блоков. Цель изобретения - повышение точости синхронизации.У казанная цел ь дости гает ся тем, что в устройство блочной синхронизации для групповых кодов, содержащее последовательно соединенные входной регистр, сумматор и декодер, последовательно соединенные генератор тактовых импульсов и делитель частоты, а также генератор кода, выход которого подсоединен к второму входу сумматора, дешифратор, вход ко" 1 о торого подключен к выходу входного регистра, а также элемент И, введены последовательно соединенные дополнительный дешифратор и элемент ИЛИ, а также дискриминатор временного 15 рассогласования, выход которого через элемент ИЛИ подсоединен к второму входу делителя частоты, выход которого подсоединен к объединенным первым входам входного регистра, элемента И и дискриминатора временного рассогласования, второй вход которого объединен с вторым входом элемента И и подключен к выходу дешифра тора, при этом выход элемента И подсоединен к входу генератора кода,На чертеже изображена структурно- электрическая схема устройства.Устройство содержит входной регистр 1, дешифратор 2, сумматор 3, генератор 4 кода, декодер 5, генератор 6 тактовых импульсов, делитель 7 частоты, дополнительный дешифратор 8, элемент ИЛИ 9, дискриминатор 1 О временного рассогласования и элемент, И 11.35Устройство работает следующим образом.При передаче информации используются кодовые блоки, принадлежащие .двум смежно-групповым кодам:(п,К)- 40 коду с низкой скоростью кода В= - 1 -к+1 И и (п,Кд 3 -коду с высокой скоростьюКткода В = - , При соответствуюЯ. И 7.45 щем выборе кодов вероятнссть случайного удовлетворения некоторой комбинацией из символов, образованной на стыке двух блоков, принадлежащих одному коду, закону. построения другого кода равна нулю.В начале каждого цикла передачи информации передаются кодовые блоки, принадлежащие некоторому сменному классу циклического (п,К) -кода с низкой скоростью кода, для которых вероятность случайного удовлетворения несинхронных фазовых сдвигов закону построения кода равна нулю (т.е, равна нулю вероятностьложной синхронизации). Дешифратор 8с каждым сдвигом информации, накопленной во входном и-разрядном регистре, выдает результаты проверкиразличных фазовых положений. В синхронном положении на выходе дешифратора 8 появляется единичный сигнал,который фазирует делитель 7 частоты,управляемый генератором 6 тактовыхимпульсов. При. этом сигнал с выходаделителя 7 частоты кратности 1:иначинает поступать на управляющийвход входного регистра 1, обнуляяего каждые и тактов (по окончаниикодового. блока).После передачи одного или нескольких блоков низкоскоростного коданачинается передача информации кодовыми блоками, принадлежащими некоторому смежному классу циклического(п,Кд)-кода с высокой скоростью кода,для которых вероятность ложной синхронизации равна нулю лишь для нескольКих несинхронных фазовых сдвигов,принадлежащих синхронному положению.Этим достигается повышение скоростипередачи информации, поскольку припостоянстве полосы частот каналасвязи, за ту же длительность и-символьного блока передается большеечисло информационных символов.Дешифратор 2 выдает единичные сигналы (в синхронном режиме), которыепоступают на первый вход элемента И 11,на второй вход которого поступаютсигналы с делителя 7 частоты.При отсутствии сбоя синхронизации,на выходе элемента И 11 появляетсясигнал, фазирующий генератор 4 кода.Выходная информации при этом синхронно суммируется с главным элементом смежного класса в сумматоре 3и декодируется в декодере 5,При случайном сбое синхронизациина выходе дешифратора 2 единичныйсигнал пропадает, если комбинацияи символов на стыке кодовых блоковне удовлетворяет закону построениякода. При этом пропадают фазирующиесигналы на входе делителя 7 частотыи выходе элемента И 11 и прекращается обнуление входного регистра 1 иснятие информации с декодера 5, Дешифратор 2 начинает выдавать результаты проверок различных фазовых положений с каждым. сдвигом инФормации,накопленной, во входном регистреПри появлении на выходе дешифратора 2единичного сигнала, свидетельствующего об удовлетворении кодовой комбинации закону постороения кода, сигнал на выходе элемента И 11 появится лишь при одновременном приходе на ее 5 второй вход сигнала с делителя 7 частоты. Этот случай соответствует правильной синхронизации.Единичные сигналы с выхода дешифратора 2 одновременно поступают на 1 О второй вход дискриминатора 10 временного рассогласования, на первый вход которого поступают сигналы с делителя 7 частоты. В дискриминаторе 10 временного рассогласования осуществ ляется анализ временного положения выходного сигнала дешифратора 2 относительно последнего сигнала, поступившего с делителя 7 частоты, Если это рассогласование составляет 20М = пзпс т. сгде Со- длительность символа, в - про" извольное целое число, 16 -максимальное число фазовых сдвигов, при которых вероятность ложной синхронизации равна нулю, то выходной сигнал дискриминатора 10 временного рассогласования перефазирует делитель 7 частоты в 1соответствии с временным положением выходного единичного сигнала дешифра тора 2 и на выходе элемента И 11 появляется сигнал, "разрешающий" снятие информации.Если же временное рассогласование превышает число сдвигов, при которых у вероятность ложной синхронизации равна нулю, то это означает ложное определение синхронного положения. При этом сигнал на выходе дискриминатора 10 временного рассогласования.от в сутствует, перефазирования делителя 7 частоты не происходит и поиск синхронного положения продолжается.Таким образом, предлагаемое устройство, использующее свойства смежно 4 з групповых кодов, позволяет существенно снизить вероятность приема ложной информации за счет уменьшения вероятности ложной синхронизации как в начале сеанса связи, так и при восстановлении синхронизма при возможных сбоях, при сохранении высокой скорости передачи информации, т.е. ,повысить точность синхронизации,формула изобретенияУстройство блочной синхронизациидля групповых кодов, содержащее последовательно соединенные входной регистр, сумматор и декодер, последовательно соединенные генератор тактовых импульсов и делитель частоты,а также генератор кода, выход которого подсоединен к второму входу сумматора, дешифратор, вход которогоподключен к выходу входного регистра, а также элемент И, о т л и ч аю щ е е с я тем, что, с целью повышения тдчности синхронизации, в неговведены последовательно соединенныедополнительный дешифратор и элемент ИЛИ, а также дискриминатор временного рассогласования, выход которого через элемент ИЛИ подсоединенк второму входу делителя частоты,выход которого подсоединен к объединенным первым входам входного регистра, элемента И и дискриминаторавременного рассогласования, второйвход которого объединен с вторымвходом элемента И и подключен к выходу дешифратора, при этом выход элемента И подсоединен к входу генератора кода,Источники информации,принятые бо внимание при экспертизеАвторское свидетельство СССРМ 569039 кл. Н 047/081976.2. Авторское свидетельство СССРН 498751, кл. Н 04708, 1973