Устройство синхронизации

(57) Изобретение связи. Цель изоб времени удержани перерывах в кана вижным и стацион Устр-во содержит тор 1, цифровой эл-тов И 3, 9 и 4 и 10, блок 5 д импульсов, делит оси лектро личение при под тения - ув синхронизм связи межд рным объектами фазовый дискри нтегратор 2, б 5, блоки эл-то минаоки ИЛИ ения локи бавления-искл ль 6 частоты,ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(54) УСТРОЙСТВО СИНХРОНИЗАЦИИ оперативной памяти (БОП) 7 и 8, бло"ки буферной памяти 11 и 12, коммутаторы 13 и 14, г-р 16 К-фазного сигнала, управляющий блок (УБ) 17, г-р18 опорной частоты и анализатор 19уровня входного сигнала. В моментфиксации перерыва работы канала связипутем фиксации уменьшения уровйявходного сигнала, происходит сохранение изменения тактовой частоты позакону изменения, который зафиксирован в БОП 7 и 8. Параллельно с этимпроисходит измерение скорости движения объекта путем подсчета импульсов.Для автоподстройки тактовой частотыпри перерыве работы канала связи берется массив достоверной информацииуправления, примыкающей к началумассива информации управления с пониженной достоверностью. Устр-во поп.2 ф-лы отличается выполнением УБ17. 1 з.п. ф-лы, 1 ил.Изобретение относится к электросвязи и может бьггь использовано всистемах передачи информации междуабонентами движущегося и стационар 5ного объектов, одним звеном которыхявляется радиолиния с эффектом Доплера.Цель изобретения - увеличение вре-мени удержания синхронизма при перерывах в канале связи между подвижным и стационарным объектами.На чертеже представлена структур,ная электрическая схема устройствасинхронизации. 15Устройство синхронизации содержитфазовый дискриминатор (ФД) 1, цифровой интегратор 2, блок 3 элементовИ, второй блок 4 элементов ИЛИ, блок5 добавления-исключения импульсов 20(БДИ), делитель 6 частоты, первый 7и второй 8 блоки оперативной памяти(БОП), первый дополнительный блок 9элементов И, первый блок 10 элементов ИЛИ, первый 11 и второй 12 блоки 25буферной памяти (ББП), коммутатор 13,дополнительный коммутатор 14, второйдополнительный блок 15 элементов И,генератор 16 И-фазного сигнала, управляющий блок 17, генератор 18 опорной частоты и анализатор 19 уровнявходного сигнала.Блок 3 элементов И выполнен напервом 20 и втором 21 элементах И,Второй блок 4 элементов ИЛИ содержит первый 22 и второй 23 элементыИЛИ.Первый дополнительный блок 9 элементов И состоит из первого 24 и второго 25 элементов И,Первый блок 10 элементов ИЛИ вклю-.чает в себя первый 26 и второй 27элементы ИЛИ.Коммутатор 13 и дополнительныйкоммутатор 14 содержит элементы И 28и элемент ИЛИ 29.Второй дополнительный,блок 15 элементов И состоит из первого 30 ивторого 31 элементов И. 50Управляющий блок 17 содержит датчик 32 скорости движения объекта, первый элемент И 33, первый счетчик 34, первый КЯ-триггер 35, второй 36, третий 37 и четвертый 38 элементы И, регистр 39 сдвига, первый 40 и второй 41 элементы ИЛИ, делитель 42 частоты, второй КБ-триггер 43 и второй счетчик 44 импульсов. Устройство синхронизации работаетследующим образом.Входной сигнал поступает на ФД 1.Импульсы рассогласования (ИР) тактовой частоты делителя 6 и тактовойчастоты входного сигнала поступаютс выходов ФД 1 на цифровой интегратор 2 (выполненный, например, в видереверсивного счетчика), а затем через открытый первый элемент И 20(второй элемент И 21) блока 3 элементов И и второй блок 4 элементовИЛИ - на БДИ 5, в котором осуществляется добавление или исключениеимпульсов в высокочастотной импульсной последовательности, поступающейс выхода генератора 18,С выхода БДИ 5 импульсная последовательность (с коррекцией) поступает на делитель 6, с выхода и до"полнительного выхода которого парафазные сигналы прямоугольной формыпоступают на ФД 1. ИР поступают также в БОПи 8, продвигаясь по ихэлементам памяти сигналами с выходаделителя 42 (коэффициент деления которого должен соответствовать величине емкости цифрового интегратора 2)и заполняя емкость БОП 7 и 8 статистической информацией о текущем законе изменения тактовой частоты канала связи (радиоканала). Выходы БОП7 и 8 закрыты элементами И 24 и 25,на которые поступает сигнал "0" с управляющего блока 17, Емкость ББП 11и 12 свободна от информации. Генера-тор 16 находится в исходном состоянии, т.е. на всех его выходах (кромепервого) генерируется сигнал уровня"0". При поступлении на его входимпульсов тактовой частоты единичныйсигнал "1", который был на первомвыходе, под действием каждого последующего импульса тактовой частоты,передвигается с первого выхода навторой, третий и т.д. до М"го выходагенератора 16, на котором остановится в данном цикле работы устройствасинхронизации.Описанный процесс работы устройства синхронизации имеет место при наличии номинального уровня сигнала в канале связи, при котором анализатор 19 с выхода (прямого выхода) выдает сигнал "1", под действием которого работает цепь фазовой авто- подстройки частоты в составе: ФД 1, цифровой интегратор 2, блок 3 элеЭ1462503 ментов И, блок 4 элементов ИЛ 1, БДИ 5, генератор 18, делители 6 и 42. При этом с первого и второго выходов блока 3 элементов И параллельно ИР поступают на БОП 7 и 8, емкость которых определяется допустимой величиной возможного участка массива информации управления (ИР) с понижающейся достоверностью плюс часть.мас- О сива достоверной информации управления, шедшей до него, достаточной для поддержания фазового соотношения в период перерыва работы канала связи. Дополнительный (инверсный) выход 1 анализатора 19 блокирует выход информации управления с ББП 11 и 12, идущей через коммутатор 13, дополнительный коммутатор 14 и второй дополнительный блок элементов И 15.20Анализатор 19 фиксирует перерыв канала связи, т.е. на его выходе и дополнительном выходе скачком изме" няются сигналы. При этом на выходе анализатора 19 имеет место сигнал 2 Б "0", а на его дополнительном выходе - "1",в результате чего закрывается блок 3 элементов И, обнуляются ББП 11 и 12 и генератор 16; изменяются состояния КЯ-триггеров 34 и 43; открываются элементыИ 33, 37, 38 и первый дополнительный блок 9 элементов И.При этом ИР, находящиеся в БОП 7 и 8, начинают воздействовать через первый дополнительный блок 9 элементов И, второй блок 4 элементов ИЛИ на БДИ 5, продолжая изменять такто 1 вую частоту по тому же закону коррекции, а также через первый блок 10 элементов ИЛИ вводиться в память ББП 11 и 12, через элемент И 20 импульсы40 тактовой частоты начинают поступать на генератор 16, в котором на первом выходе сформирован сигнал "1", так что при поэлементном проходе ИР .по памяти ББП 11 и 12 съем ИР закрыт уровнем "0", а импульсы тактовой частоты с делителя 42 через третий элемент И 37 и второй элемент ИЛИ 4 1 поступают на вход второго счетчика 44 . Через элемент И 33 поступают импульсы с датчика 32 на счетчик 34, через элемент И 38 начина 1 от вводиться импульсы тактовой частоты в регистр 39, нормируя скорость движения объекта. 50 55 Таким образом, в момент фиксации перерыва работы канала связи (путем фиксации уменьшения уровня входного сигнала) сохраняется изменение тактовой частоты по закону, который зафиксирован в БОП 7 и 8, параллельнос этим измеряется скорость движенияобъекта путем, например, подсчетаимпульсов. За время измерения скорости движения объекта в регистр 39 вводится количество импульсов, соответствующее экранированию половины площади апертуры антенны от неподвижного предмета (препятствующего распространению сигнала радиоканала прямойвидимости), на такое же количествоимпульсов продвигается начало массива информации управления, записаннойс понижающимся отношением сигнал/шум.Величина этого массива соответствуетколичеству импульсов, выражающих нормированную скорость движения объекта.По окончании измерения скорости движения объекта, соответствующей емкости счетчика 34, импульсом с него(по заполнении емкости) изменяетсясостояние КБ-триггера 35, при этомчетвертый элемент И 38 закрывается,а второй элемент И 36 открывается ичерез него импульсы генератора 18вводятся через первый элемент ИЛИ40 на тактовый вход регистра 39Введенное количество тактовых импульсов(соответствующих нормированной скорости) регистра 39 переносится черезвторой элемент ИЛИ 4 1 в счетчик 44за несколько периодов тактовой частоты. После переноса в счетчик 44пачки импульсов из регистра 39 емкость второго счетчика 44 еще не заполнена, что является необходимым условием работы, так как в этом случае массив информации управления спониженной достоверностью полностьюнаходится в БОП 7 и 8 и только позаполнении емкости счетчика 44 дополного объема соответствует подходу начала массива информации управления с пониженной достоверностьюк выходу БОП 7 и 8. После заполнения емкости счетчика 44 до полного объема (так как третий элемент И 37 открыт) с выхода второго счетчика 44 поступает импульс, под действием которого КЯ-триггер 43 изменяет свое состояние. При этом первый дополнительный блок 9 элементов И и элемент И 37 закрываются и, как следствие этого, генератор 16 останавливается. При этом соответствующие выходы коммутатора 13 и дополнительного коммутатора 14 подключа5 1462 ются к той же части емкости ББП 11 и 12, в которой через один тактовый интервал находится начало достоверной информации управления.Если емкость ББП 11 и 12 оказалась5 малой по сравнению с объемом информации управления, которая переводится иэ первого и второго БОП 7 и 8, то генератоР 16 доходит до позиции 1 О М и останавливается. При этом избыточная информация управления гасится на закрытом дополнительном блоке 15элементов И, т.е. для регулировання (автоподстройки) тактовой частотыпри перерыве работы канала связи берется массив достоверной информации управления, примыкающей к началу массива информации управления с пониженной достоверностью.Массив информации управления, вве денный в ББП 11 и 12 в такт изменения состояния второго КБ-триггера 43, начинает поступать соответственно через дополнительный:блок 15 элементов И в блоки 10 и 4 элементов ИЛИ для управления частотой н повторнойзаписи в ББП 11 и 12.Таким образом, информация управления начинает циркулировать по эле" ментам памяти ББП 11 и 12 под действием тактовой частоты с делителя 42, параллельно воздействуя на БДИ 5. При соответствующем увеличении уровня входного сигнала устройство35 синхронизации переключается с выдачи информации управления иэ ББП 11 и 12 на работу по импульсам управления, которые с выхода цифрового интеграотора 2 воздействуют на БДИ 5 и парал лельно вводятся в память БОП 7 и 8.При этом второй дополнительный блок 15 элементов И блокируется сигналом с дополнительного выхода аналиэато" ра 19. 45 Формула, Изобретения 1 устройство синхронизации, содержащее последовательно соединенные 5 Огенератор опорной частоты, блок добавления-исключейия импульсов, деф литель частоты, фазовый дискримина,тор, цифровой интегратор и блок эле-.ментов И, последовательно соединенныеанализатор уровня входного сигнала иуправляющий блок, второй вход которого подключен к выходу делителя частоты, а также коммутатор, причем 5036вход анализатора уровня входного сйгнала и выход делителя частоты являются соответственно канальным входом и выходом устройства, о т л и ч а - ю щ е ес я тем, что, с целью увеличения времени удержания синхронизма при перерывах в канале связи между подвижным и стационарным объектами, введены последовательно соединенные первый дополнительный блок элементов И и первый блок элементов ИЛИ, последовательно соединенные пер" вый блок буферной памяти, дополнительный коммутатор, второй дополнительный блок элементов И и второй блок элементов ИЛИ, первый и второй выходы которого подсоединены соответственно к первому и второму коррекционным входам блока добавления-исключения импульсов, а также первый и второй блоки оперативной памяти, информационные входы которых подключены соответственно к первому и второму выходам блока элементов И, второй блок буферной памяти и генератор М-фазного сигнала, при этом первый и второй выходы блока элементов И подсоединены соответственно к третьему и четвертому входам второго блока элементов ИЛИ, пятый и шестой входы которого подключены соответст" венно к второму и первому выходам первого дополнительного блока элементов И, первый, второй и третий входы которого подключены соответственно к выходам первого и второго . блоков оперативной памяти и первому выходу управляющего блока, второй, третий и четвертый выходы которого. подсоединены соответственно к входу генератора М-фазного сигнала, объединенным тактовым входам первого и второго блоков оперативной памяти и второму входу второго дополнительного блока элементов И, третий и четвертый входы которого подключены соответственно к дополнительному выходу анализатора уровня входного,сигнала и выходу коммутатораинформационные входы которого подключены к соответствующим выходам второго блока буферной памяти, выходы генератора М-фазного сигнала подсоединены к со,ответствующим управляющим входам коммутатора и дополнительного коммутатора, объединенные тактовые входыи информационные входы первого и второго блоков буферной памяти подключе-. ны соответственно к третьему выходу1462503 Составитель В.Орлов Техред М. Ходанич Корректор А,Обручар Редактор Л,Пчолинская Заказ 738/57 Тираж 627 Подписное ВНИИПИ Государственного комитета по и"обретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 управляющего блока и второму и первому выходам первого блока элементов,ИЛИ, третий и четвертый входы кото- .рого подключены соответственно к вто"рому и первому выходам второго дополнительного блока элементов И, дополнительный выход генератора опорнойчастоты подсоединен к дополнительномутактовому входу блока добавления-вычитания импульсов и третьему входууправляющего блока, первый вход которого подключен к третьему входублока элементов И, а дополнительныйвыход делителя частоты подсоединенк первому дополнительному входу фазового дискриминатора, причем второйдополнительный вход фазового дискриминатора является входом синхросигнала устройства. 2. Устройство по п.1, о т л ич а ю щ е е с я тем, что управляющий блок содержит последовательно соединенные датчик скорости движения 25 объекта, первый элемент И, первый счетчик импульсов, первый КБ-триггер,второй элемент И, первый элемент ИЛИ,регистр сдвига, второй элемент ИЛИ,второй счетчик импульсов, второйКБ-триггер и третий элемент И, выходкоторого подсоединен к второму входувторого элемента ИЛИ, последовательно соединенные делитель частоты нчетвертый элемент И, выход которогоподсоединен. к второму входу первогоэлемента ИЛИ и информационному входурегистра сдвига, инверсный выходпервого КБ-триггера подсоединен ковторому входу первого элемента И ивторому входу четвертого элемента .И, первый вход которого подключен квторому входу третьего элемента И,причем объединенные К-вход первогоКБ-триггера и Б-вход второго КБ-триггера и вход делителя частоты являются соответственно первым и вторымвыходами управляющего блока, прямойи инверсный выходы второго КБ-триггера, выходы третьего элемента И нделителя частоты являются соответственно первым, четвертым, вторым итретьим выходами управляющего блока.