Устройство для имитации отказов дискретной аппаратуры

СОЮЗ СОВЕТСКИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИК 02 А 1 ЯО 145 бо 4 С 06 Р 11/ ОМИТЕТОТНРЫТИЯМ ОСУДАРСТВЕННЫО ИЗОБРЕТЕНИЯМРИ ГКНТ СССР ЗОБРЕТЕНИЯ ОПИСАН ДЕТЕЛЬСТВУ РСКОМ К(54) УСТРОЙСТВО ДЛЯ ИМИТАЦИИ ОТКАЗОВДИСКРЕТНОЙ АППАРАТУРЫ(57) Изобретение относится к вьлительной технике, а именно к устройствам, имитирующим сбои и отказы аппаратурных средств вычислительной системы, Целью изобретения является расширение функциональных возможностей устройства путем обеспечения возможности изменения длительности сбоя и синхронизации генерациисбоя с внешними сигналами, поступающими от элементов контролируемой аппаратуры, Устройство содержит элемент ИЛИ-НЕ 1, дешифратор 2 номера канала, формирователь 3 дефекта, счетчик 4, блок 5 сравнения, элемент 6 задержки, элемент И 7,три элемента ИЛИ 810, блок 11 памяти, регистр 12, де"1 шифратор 13 дефекта, два коммутатора 14, 15, два элемента НЕ 16, 17, два триггера 18, 19, блок 20 задания режима имитации. Устройство может работать в трех режимах имитации сбоя: в режиме имитации однократного сбоя заданной длительности, начиная с такта, номер которого задан в блоке 20 задания режима имитации; в режиме имитации однократного сбоя эа- аФ данной длительности при поступлениивнешнего сигнала; в режиме периодической имитации сбоя заданной длительности, причем промежуток време- С ни между сбоями задается кодом номера такта с блока 20 задания ре- Е жима имитации. 1 ил. ойИзобретение относится к вычислительной технике, а именно к устройствам, имитирующим сбои и отказыаппаратурных средств вычислительнойсистемы.Целью изобретения является расширение функциональных возможностей устройства путем обеспечения возможности изменения длительности сбоя и синхронизации генерации сбоя с внешними сигналами, поступающими от элементов контролируемой аппаратуры.Схема устройства изображена на 1чертеже.Устройство содержит элемент ИЛИНЕ 1, дешифратор 2 номера канала, формирователь 3 дефекта, счетчик 4, блок 5 сравнения, элемент 6 задержки, элемент И 7," три элемента ИЛИ 8-10, блок 11 памяти, регистр 12, дешифратор 13 дефекта, два коммута" тора 14 и 15., два элемента НЕ 16., 17 два триггера 18 и 19, блок. 20 задания режима имитации, группу 21 информационных выходов устройства, группу 22 информационных входов устройства, два входа 23 и 24 запуска устройства.Устройство работает следующим образом.Потребитель подключает информационные входы и выходы устройства к соответствующим выходам и входам дискретной аппаратуры, в которую необходимо внести дефект, а тактовый вход устройства соединяет с синхронизирующим выходом, укаэанной дискретной аппаратуры.Перед пуском контролируемой аппаратуры с блока 20 задания режима имитации задается номер канала, в котором необходимо имитировать дефект, режим имитации (отказ илисбой), адрес, ячейки. блока 11 памяти,в которой хранится в соответствующеммасштабе тестовое воздействие, номер цикла работы аппаратуры, начинаяС которого необходимо имитировать дефект, и код длительности сбоя. Перечисленные признаки хранятся в бло 1ке 20 задания режимов имитации в течение всего включения контролируемойаппаратуры.Устройство может работать в трех режимах имитации сбоя: режим имитации однократного сбоя заданной дли"тельности, начиная с такта, номеркоторого задан в блоке 20 задания35 40 сбоя, Вход 24 не используется (сигнал 24 равен нулю),Сигнал запуска можно выдавать допуска контролируемой аппаратуры вруч вручную с блока 20 (сигнал режимаоднократного сбоя), при этом вход 23 устройства не используется.Сигнал, поступающий на вход 23 устройства, проходит на вход элемента ИЛИ 9. Сигнал, формируемый на выходе элемента ИЛИ 9, поступает на вход установки в ноль счетного триггера 18, в результате чего сигнал нулевого уровня поступает на первый вход элемента ИЛИ 10, на второй вход 55которого поступает сигнал с выхода блока 5 сравнения. С выхода элемента ИЛИ 10 сигнал поступает на вход обнуления счетчика 4 и разрешает 10152030 режима имитации; режим имитации однократного сбоя заданной длительности при поступлении внешнего сигнала; режим периодической имитации сбоя заданной длительности, причем промежуток времени между сбоями задается кодом номера такта с блока 20 задания режима имитации.Перед работой в каждом из режимов с помощью сигнала начальной установки, поступающего с блока 20, осуществляется начальная установка устройства, причем счетный триггер 19 устанавливается в нулевое состояние, а триггер 18 - в единичное состояние, При этом с прямого выхода триггера 18 на первый вход элемен та ИЛИ 10 поступает единичный уровень, на второй вход - сигнал нулевого уровня с выхода блока 5 сравнения. С выхода элемента ИЛИ 10 сигнал через линию задержки устанавли" . вает счетчик 4 в нулевое состояние, запрещая отсчет циклов. Сигнал отсутствия сбоя с выхода триггера 19 поступает на управляющий вход коммутатора 14, при этом через коммутатор 14 на вторую группу входовблока 5 сравнения поступает код номера такта с выходов блока 20 задания режима имитации.Для задания первого режима необходимо с блока 20 задать значение сигнала режима однократного сбоя, равное "0". Вход 23 запуска устрой- ства подключается к выходу элемента контролируемой аппаратуры, по сигналу с которого начинается отсчет тактов до момента начала имитацииотсчет циклов. Так как на счетный вход счетчика 4 поступают тактовые импульсы, по мере их поступления его содержимое увеличивается на единицу. Через элемент НЕ 16 эти же импульсыопрашивают блок 5 сравнения. При равнозначности информациипоступающей на первые и вторые группы информационных входов блока 5 сравнения, последний вырабатывает сигнал, который поступает на ,вход элемента ИЛИ-НЕ, на выходе которого вырабатывается сигнал, устанавливающий счетный триггер 19 в состояние "1" (триггеры 18 и 19 взяты с инверсными динамическими входами) .С выхода триггера 19 сигнал нали" чия сбоя поступает на управляющий вход коммутатора 14, в результате, чего на вторую группу входов схемы сравнения поступает код длительности сбоя с группы выходов блока 20. Сигнал с выхода триггера 19,поступает также на первый вход элемента И 7, второй вход которого соединен. с выкодом режима сбоя блока 20 задания режима имитации. Сигйал, формируемый на выходе элемента И 7, поступает на первый вход элемента ИЛИ 8, на второй вход которого поступает сигнал о наличии режимаими" тации отказа с блока 20 задания режима имитации. Сигнал, формируемый на выходе элемента ИЛИ 8, поступает на вход стробирования блока 11 памяти и на вход стробирования дешифратора номера канала и через элемент НЕ 17 - на вход обнуления. регистра 12, разрешая запись в него. Дешифратор номера канала в соответствии с кодом, поступающим на его входы с группы выходов нсче 1 а канала блока 20 задания режима имитации, осуществляет выбор канала коммутатора 15, в который должен быть внесен сбой. Считанное с блока 11 памяти тестовое воздействие через регистр 12 выдается на дешифратор 13 дефекта.Посредством сигнала, возбуждаемого на одном из выходов дешифратора .13 дефекта, являющихся входами формирователя 3 дефекта, на выходе формирователя 3 дефекта формируется заказанный дефект, который поступает на группу информационных входов коммутатора 15 и далее на заказанный выход устройства.При поступлении внешнего сигнала на восход запуска устройства на выходе элемента ИЛИ-НЕ формируется сиг нал, котЬрый поступает на счетныйвход триггера 19 и переключает его в единичное состояние. Сигнал запуска поступает также на вход элемента ИЛИ9, нФ выходе которого формируется 50 сигнал, который устанавливает. триггер 18 в состояние "0", при этом разрешается работа счетчика 4, По сигналу с выкода триггера 19 коммута" тор 14 осуществляет коммутацию кода длительности сбоя на вторую группу информационных входов блока 5 сравнения. Далее устройство работает так же, как и в первом режимеПосле выдачи в аппаратуру сбоя за 5 1 О 15 20 25 30 35 40 Сигнал с выхода блока 5 сравнения поступает также на первый вход элемента ИЛИ 10. Импульс, формируемый на выходе элемента ИЛИ 10, поступает на вход установки счетчика 4, в результате чего счетчик обнуляется. При поступлении очередного тактового импульса счетчик начинает от счет длительности сбоя, При равнозначности информации, поступающей на первые и вторые входы блока срав нения, последний вырабатывает сигнал, который переключает счетный триггер 19 в состояние "0". Поступление сбоя в заказанный канал прекращается.В момент. переключения триггера 19 сигнал, поступающий с прямого выхода триггера 19 на счетный вход триггера 18, переключает триггер 18. Сигнал с прямого выхода триггера 18 через элемент ИЛИ 10 поступает в качестве сигнала обнуления счетчика, блокируя его работу. Схема устанавливается в исходное состояниеПри поступлении очередного сигнала на вход 23 цикл работы устройства повторяется.Для работы во втором режиме 2 необходимо задать с блока 20 значение сигнала режима однократного сбоя, равное логическому нулю. Код номера такта, задаваемый с блока 20 задания режима имитации, должен быть отличен от нуля. Вход 24 устройства подключается к выходу элемента аппаратуры, по сигналу с которого необхо" димо имитировать сбой заданной длительности.вданной длительности схема возвращается в исходное состояние,В третьем режиме значение сигнала режима однократного сбоя равно1". В этом случае счетчик послеокончания цикла работы устройстване обнуляется, так как триггер 181 11находится в состоянии ОФункционирование устройства вкаждом цикле работы происходит аналогично функционированию в первомрежиме, з а исключением того , ч товнешних сигналов для начала циклаработы устройства н е требуется ,Устройство в этом случае формирует последовательность сбоев заданной длительности , причем , промежуток времени ( колич ес тво тактов)между соседними сбоями равно кодуномера такта, задаваемому с блока20 задания режима имитации . Формула изобретения Устройство для имитации отказов дискретной аппаратуры, содержащее блок задания режимов имитации, блок сравнения, первый коммутатор, дешифратор номера канала, счетчик, первый элемент НЕ, элемент задержки, блок памяти, регистр,дешифратор дефекта, формирователь дефекта,элемент И и первый элемент ИЛИ, причем выходы первого коммутатора образуют группу информационных выходов устройства, группа информационных входов устройства соединена с первойгруппой информационных входов первого коммутатора, вторая группа информационных входов которого соединена с группой выходов формирователя дефекта, группа выходов задания номера дефекта блока задания режима имитации соединена с группой адресных входов блока памяти, группа выходов которого соединена с группой информационных входов регистра, группа выходов которого соединена с группой входов дешифратора дефекта, выходы которого соединены с входами формирователя дефекта, группа выходов задания номера канала блока задания режима имитации соединена с группой входов дешифратора номера канала, выходы которого соединены с управляющими входами первого коммутатора, выход задания режима сбоя и выход задания режима 5 10 15 20 25 30 35 40 45 50 55 отказа блока задания режима имитации соединены с первыми входамисоответственно элемента И и первого элемента ИЛИ, выход элемента Исоединен с вторым входом первого эле.мента ИЛИ,выход которого соединен состробирующими входами блока памятии номера канала, тактовый вход устройства соединен с входом синхронизации счетчика и с входом первогоэлемента НЕ, выход первого элемента НЕ соединен с входом разрешениясравнения блока сравнения, перваягруппа информационных входов которого соединена с группой разрядныхвыходов счетчика, о т л и ч а ю -щ е е с я тем, что, с целью расширения его функциональных возможностей за счет изменения длительностисбоя и управления инерцией сбоя повнешним сигналам, в него введенывторой коммутатор, элемент ИЛИ-НЕ,два триггера, второй и третий элементы ИЛИ, второй элемент НЕ, причем группа выходов задания номерацикла блока задания режима имитациисоединена с первой группой информационных входов второго коммутатора,вторая группа информационных входовкоторого соединена с группой выходов задания длительности сбоя блоказадания режима имитации, выход начальной установки которого соединенс входом установки в "1" первоготриггера и с входом установки в "1"второго триггера, выход заданиярежима однократного сбоя блока задания режима имитации соединен спервым входом второго элементаИЛИ, второй вход которого являетсяпервым входом запуска устройства,выход второго элемента ИЛИ соединенс входом установки в "О" первоготриггера, выход которого соединенс первым входом третьего элементаИЛИ, выход которого соединен с входом элемента задержки, выход которого соединен с входом установкив "О" счетчика, выход сравнения блока сравнения соединен с первым входом элемента ИЛИ-НЕ и вторым входомтретьего элемента ИЛИ второй входэлемента ИЛИ-НЕ объединен с третьимвходом второго элемента ИЛИ. и подключен к второму входу запуска устройства, выход элемента ИЛИ-НЕ соединен со счетным входом второготриггера, выход которого соединенСоставитель И.ИваныкинТехред А.Кравчук Корректор Н,Король Редактор И.Рыбченко Заказ 7081/47 Тираж 667 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 7145 со счетным входом первого триггера, с вторым входом элемента И и с управляющим входом второго коммутато" ра, группа выходов которого соединен с второй группой информационных 1702 8входов блока сравнения, выход первого элемента ИЛИ соединен с входом