Запоминающее устройство с сохранением информации при аварийном отключении питания

, 3434 А УБЛИН 1) 4 С 11 С 29 ГОСУД ПОДЕ ОБРЕТ ИСА ИДЕТЕЛЬСТ ВТОР СНО 0 Иван) ельство 29/00,ьство С 29/00, ССР983.Р 1984.С СОХНОМ 4 ь ВЕННЫЙ НОМИТЕТ СССРИЗОБРЕТЕНИЙ И ОТНРЫТИ(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВОРАНЕНИЕМ ИНФОРМАЦИИ ПРИ АВАРИЙОТКЛЮЧЕНИИ ПИТАНИЯ(57) Изобретение относится к запоминающим устройствам и может быть использовано в специализированных цифровых вычислительных машинах илисистемах обработки цифровых данных,для сохранения информации при кратковременннх перерывах энергоснабжения. Целью изобретения является повышение надежности запоминающего устройства. Устройство содержит блок 1 оперативной памяти резервный источ) ник 2 питания, элементы 4, 10 развязки, формирователь 6 сигнала блокировки, элемент И-НЕ 5 с открытым коллектором, управляемый стабилизатор 8 напряжения, стабилизатор 9 напряжения, компаратор 11 напряжения. Использование стабилизатора напряжения 9 и второго элемента развязки 10 позволяет избежать скачков нанряжения на входе питания блока 1 оперативной памяти при переключении микро- =Ф схем памяти из активного режима в режим невыборки из-за большого различия токов потребления микросхем памяти в различных режимах. 3 ил.2 О Изобретение относится к запоминающим устройствам и может быть использовано в составе специализированных цифровых вычислительных ма 5 шин или систем обработки циФровых данных, где требуется сохранение информации при кратковременных перерывах энергоснабжения.Цель изобретения - повышение на О дежности запоминающего устройства,На фиг. 1 изображена Функциональная схема предлагаемого устройства;на фиг. 2 - временные диаграммы, поясняющие работу устройства; на фиг.3 -15принципиальная схема основного источника питания.Устройство содержит блок 1 оперативной памяти, резервный источник 2 питания, выполненный, например, на конденсаторе, основной источник 3 питания, первый элемент 4 развязки, например, диод, элемент И-НЕ 5 с открытым коллектором, например, микросхема 133 ЛА 7, формирователь 6 25 сигнала блокировки, вход 7 выборки устройства, управляемый стабилизатор 8 напряжения, стабилизатор 9 напряжения, второй элемент 10 развязки, например, диод, компаратор 11 напряжения и выход 12 разрешения/запрета устройства.Основной источник 3 питания со- (ержит стабилизатор 13 напряжения канала питания логики обрамления, стабилизатор 14 напряжения канала пи-" тания микросхем памяти, выпрямитель- датчик 15 сетевого напряжения, пороговый элемент 16, пороговый элемент17 с логикой 2 И на входе, выход кон торого является выходом сигнала Исправность БП", элемент 18 задержки, элемент 2 И 19, выход которого является выходом сигнала сети".Устройство работает следующим образом.Если основной источник 3 питания исправен и напряжение сети находится в пределах допустимых значений, то на выходах стабилизатора 13 нап 5 О ряжения канала питания логики обрамления и стабилизатора 14 напряжения канала питания микросхем памяти присутствуют номинальные напряжения, пороговый элемент 17 формирует высокий уровень ("1") Сигнала "Исправность БП" (исправность блока пита-. ния). Этот сигнал через элемент 18 задержки поступает на вход элемента 2 И 19, на второй вход которого черезпороговый элемент 16 подается сигналот выпрямителя - датчика 15 сетевого напряжения, н результате чего навыходе элемента 2 Л 19 появляется высокий уровень ("1") сигнала "исправность сети".Таким образом, нсе устройство питается от основного источника 3 питания, при этом сигнал "Исправность БП"на выходе Формирователя 6 сигналаблокировки имеет высокий уровень("1"), т.е.открынает элемент И-НЕ 5,через который сигнал выборки проходит на входы СЕ (ныборка кристалла)микросхем памяти блока 1 оперативнойпамяти и разрешает работу управляемого стабилизатора 8 напряжения, который подает напряжение на резервныйисточник 2 питания и заряжает его дономинального значения, равного сумменапряжения на входе питания блока 1оперативной памяти и падения напряжения на первом элементе 4 развязки. На вход питания блока 1 оперативной памяти подается также напряжениечерез стабилизатор 9 напряжения, ачерез второй элемент 10 развязки -напряжение от канала питания логикиобрамления. На выходе 12 компаратора 11 напряжения сигнал разрешения/запрета имеет высокий уровень ("1").Пусть н момент времени 1 (Фиг.2 а)произошло аварийное отключение сети,питающей основной источник 3 питания, при этом его выходное напряжение остается в пределах номинальныхзначений в течение некоторого времени (единицы миллисекунд) за счетэнергии, накопленной в емкостях фильтров стабилизаторов 13 и 14 напряжений, Одновременно выпрямитель - датчик 15 сетевого напряжения через пороговый элемент 16 и элемент 2 И 19устанавливает сигнал "Исправностьсети" в низкий уровень ("О") (фиг.2 б).Этот сигнал поступает н процессор(не показан), что инициирует прерывание выполняемой программы, записьвсех жизненно важных данных процессора (например, текущее значение основных регистров) в блок 1 оперативнойпамяти и останов,В момент времени, когда выходное напряжение основного источника3 питания уходят за пределы нижйихдопусков (фиг. 2 в), пороговый элемент17 переключает сигнал "ИсправностьБ 11" в низкий уровень ("0") (фиг.2 г).Формирователь 6 сигнала блокировкиотключает управляемый стабилизатор8 напряжения и запрещает прохождениесигнала выборки на вход блока 1 оперативной.памяти через элемент И-НЕ 5с открытым коллектором, который обладает тем свойством, что его выходной транзистор закрыт при всех усло"виях, если на одном из входов присутствует низкий логический уровень(20"). Это гарантирует отсутствие помех на входе выборки микросхем блока 1 памяти при спаде и нарастаниинапряжения питания. При отключениипитания В период времени от 1 допитание блока 1 оперативной памятиосуществляется за счет энергии резервного источника 2 питания. При этом(так как нагрузочный резистор элемента И-НЕ 5 подключен к резервному источнику питания, а выходнойтранзистор элемента И-НЕ 5 закрыт) навходе СЕ микросхем памяти блока 1оперативной памяти поддерживаетсявысокий логический уровень ("1") имикросхемы находятся в режиме невыборки. В момент времени С происходит восстановление напряжения сети,питающей основной источник 3 питания (фиг. 2 а), а в момент времениначинает нарастать выходные напряжения основного источника 3 питания(фиг. 2 в). Одновременно нарастает напряжение на выводе питания микросхем35памяти (фиг. 2 е) за счет подачи напряжения через стабилизатор 9 напряжения и второй элемент 10 развязки через который подается напряжеЭ40ние канала питания логики обрамления.Таким образом,нарастание напряжения питания на микросхемах памяти илогики обрамления происходит практически одновременно, в пределахокна безопасности", что предотвращает защелкивание "тиристорный эффект" микросхем памяти, особенно привысоких рабочих температурах. В этовремя управляемый стабилизатор 850отключен и резервный источник 2 питания не получает энергии (фиг.2 д),Это позволяет оценить степень разряда резервного источника 2 питанияв момент времени, непосредственнопредшествующий моменту нарастания на пряжения на выходах основного источника 3 питания. К моменту времени снапряжения на выходах стабилизатора 13 и стабилизатора 14 возрастаютпрактически до номинальных значенийи переходные процессы в цепях заканчиваются. На выходе 12 компаратора 11напряжения появляется установившеесязначение выходного уровня.Порог срабатывания (опорное напряжение) компаратора 11 выбираетсятаким, что компаратор переключаетсяв нижний уровень тогда, когда резерв-ный источник 2 питания разряжаетсяниже уровня напряжения, соответствующего минимально допустимому наппяженкбна выводах питания микросхемпамяти, при котором они еще хранятинформацию. Это напряжение нормируется техническими условиями на данныемикросхемы памяти.В момент временипороговый эле 3мент 17 переключает сигнал Исправность БП" в высокий уровень ("1")(фиг. 2 г),. в результате чего формирователь 6 сигнала блокировки разрешает работу управляемого стабилизатора 8, который начинает заряжать резервныйисточник 2 питания, а такжеразрешается прохождение сигнала выборки на соответствующий вход блока1 оперативной памяти через элементИ-НЕ 5,В процессор с выхода устройствапоступает сигнал разрешения/запрета.Если он поступает высоким уровнем("1" - разрешение), т.е. информацияв блоке памяти сохранилась, то после переключения в высокий уровень(" 1") (фиг. 2 б) сигнала "Исправностьсети" (он запаздывает по отношениюк сигналу "Исправность БП" на времяопределяемое элементом 18 задержки)процессор считывает из блока 1 оперативнои памяти данные, восстанавливает основные регистры и продолжает выполнение программы.Если сигнал разрешения/запретас выхода 12 поступает низким уровнем("0"), т.е, нет гарантии сохранности информации то после переключенияв высокий уровень ( " 1 " ) сигналаИсправнос ть сети" процессор о бнуляетсвои регистры и приходит в исходноесостояние . Еще в течение некотороговремени ( кот ор ое зависит от емкостирезервного источника 2 питания) происходит заряд резервного источника2 питания до номинального уровня ,затем устройство полностью готово квозобновлению цикла . Использование1434504 услраР /ГОСУД% сипи Д/ХОд ОСИОВн иста Юх, СЕмикропаяют стабилизатора 8 напряжения и второгоэлемента 1 О развязки позволяет избежать скачков напряжения на входепитания блока 1 оперативной памятипри переключении микросхем памятииз активного режима в режим невыборки из-за большого различия токов потребления микросхем памяти в различных режимах. Формула изобретения Запоминающее устройство с сохранением информации при аварийном отключении питания, содержащее резервный источник питания, выход которого через первый элемент развязки соединен с первым входом элемента И-НЕи входом питания блока оперативнойпамяти, второй вход элемента И-НЕ яв"ляется входом выборки устройства,третий вход элемента И-НЕ соединен свыходом формирователя сигнала блокировки, а четвертый вход - с первымвыходом основного источника питания,второй выход которого соединен с входом формирователя сигнала блокировки, выход элемента И-НЕ соединенс входом управления блока оперативной памяти, о т л и ч а ю щ е е с ятем, что, с целью повышения надежности запоминающего устройства, в неговведены второй элемент развязки, компаратор напряжения, управляемый стабилизатор напряжения и стабилизаторнапряжения, выход которого соединенс входом питания блока оперативнойпамяти и выходом второго элементаразвязки, вход которого соединен спервым выходом основного источникапитания, третий выход которого соединен с входом стабилизатора напряжения, с первым входом компараторанапряжения и первым входом управляемого стабилизатора напряжения, второйвход которого соединен с выходомформирователя сигнала блокировки, авыход - с входом первого элементаразвязки и вторым входом компарато ра напряжения, выход которого является выходом разрешения/запрета устройства.1434504 оставитель В.Гордоноваехред А.Кравчук Корректор Г. Решетник Редактор А.Рев Заказ 5561/54 4/ о-полиграфическое предприятие, г, Ужгород, ул. Проектная., 4 о с Тираж 590 ВНИИПИ Государстве по делам изобре 3035, Москва, Ж, Подписиого комитета СССРний и открытийаушская наб., д