Фазовый компаратор

)ЕТЕНИ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ ИЗОБР К АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССРУ 657581, кл. Н 03 0 3/18, 1976.Авторское свидетельство СССРМф 11,46787, кл. Н 03 Р 3/18, 1983.(57) Изобретение относится к импульсной технике и может быть использовано в устройствах автоподстройки частоты, синтезаторах частот и в рядедругих устройств, где необходимоприменение фазовых компараторов.Целью изобретения является повьппе 801429288 А 1 ние быстродействия фазового компаратора при одновременном обеспечениивозможности изменения передаточнойхарактеристики фазового компараторав широких пределах. Дпя достиженияэтой цели в устройство дополнительновведены триггер 2 и второй интегра.тор 4. Кроме того, устройство содержит блок 1 синхронизации, первый интегратор 3, ключи 5 и 6, запоминающие элементы 7 и 8, дифференциальныйусилитель 9, входные шины 10 и 11,выходную шину 12 и шину 13 напряжения смещения. Повышение быстродействия предложенного фазового компаратора по сравнению с прототипом достига- Жется благодаря тому, что разностьфаз.измеряется в каждом периоде, что М Фдает воэможность регистрировать быст- С"рое изменение разности фаз. 5 ил.Изобретение относится к импульсной технике и может быть использовано в устройствах автоподстройки частоты, синтезаторах частот и ряде других устройств, где необходимо применение фазовых компараторов.Целью изобретения является повышение быстродействия Фазового компаратора при одновременном обеспечении воэможности изменения передаточной характеристики фазового компаратора в широких пределах.На фиг.1 приведена структурная схема устройства; на фиг.2 - временные диаграммы работы устройства; на фиг.3-5 - передаточные характеристики для различных комбинаций параметров устройства.Фазовый компаратор содержит блок 1 20 синхронизации, триггер 2, первый 3 и второй 4 интеграторы первый 5 и второй б ключи, первый 7 и второй 8 запоминающие элементы, дифференциальный усилитель 9, первую 10 и вторую 25 11 входные шины, выходную шину 12 и шину 13 напряжения смещения.Вход блока 1 соединен с первой входной шиной 10, первый и второй выходы - с управляющими входами перво го 5 и второго 6 ключей. Вторая входная шина 11 соединена с первым входом триггера 2, второй вход которого соединен с третьим выходом блока 1, а первый и второй выходы через после довательно соединенные первые интегратор, ключ и запоминающий элемент и вторые интегратор, ключ и запоминаюй элемент соединены соответственно с первым и вторЪм входами дифферен циального усилителя, выход которого соединен с вьмодной шиной 12.Блок 1 может быть выполнен в виде счетчика на Б, последовательно соединенного с дешифратором на Б выходов. В этом случае опорная частота, подаваемая на первую входную шину 10, должна быть в Б раз больше частоты сигнала на второй входной шине 11. На третьем выходе блока 1 вырабатывается короткий импульс в начале периода опорной частоты, поделенной на Ы, а на первом и втором выходах - импульсы с заданным фаэовым сдвигом относительно начала периода. Триггер 2 является, например, КБ-триггером.Запоминающие элементы 7 и 8 могут быть выполнены в виде конденсаторов, первые обкладки которых являются входом и вьмодом запоминающего элемента,а вторые обкладки соединены с шиной13, на которую подано постоянноенапряжение, величина которого несущественна.Устройство работает следующим образом,Входной сигнал из второй входнойшины 11 представляет собой короткиеимпульсы (фиг.2 а). На.первую входнуюшину 1 О поступает опорная частота(Фиг,2 б). Начало периода Т опорногосигнала отмечается импульсом на третьем выходе блока 1 (фиг.2 в), на первом и втором вьгходах которого появТ ЗТ4 4ляются импульсы со сдвигом -- и --(Фиг,2 г,д)Триггер 2 вырабатывает на своих выходах положительный и отрицательный импульсы, длительность которых равна интервалу между импульсами на входах триггера 2 (фиг.2 е,ж), При этом на выходах интеграторов 3 и 4 формируются напряжения, показанные на Фиг.2 з,и. В моменты времени, определяемые импульсами на первом и втором выходах блока 1, в запоминающих элементах 7 и 8 запоминаются текущие 1значения напряжения с выходов интеграторов 3 и 4, Уровни этих напряжений показаны на фиг,2 к,л. Дифференциальный усилитель 9 вычитает эти напряжения и формирует выходные напряжения (фиг.2 м) .Диаграммы работы компаратора (Фиг2) получены при постоянной времени интеграторов 3 и 4= 2 Т. В этом случае передаточная характеристика устройства имеет вид, показанный на фиг.З. Изменяя Фазовый сдвиг импульсов на выходах блока 1 и постоянную времени интеграторов 3 и 4, можно изменять вид передаточной характеристики. На фиг.4 показана передаточная характеристика для случая ь = 0 со значениями задержки Т ЗТ- и -- На фиг.5 показана передаточ 4ная характеристика для случая ь= 0Т Ти задержек - -й и - + д где д 2 2 малый интервал времени.Повышение быстродействия фазовогокомпаратора достигается благодарятому, что разность Фаз измеряется вкаждом периоде, что дает возможность1 429288 иг,2 регистрировать быстрое изменение разности фаз. Формула изобретенияФазовый компаратор, содержащий блок синхронизации, вход которого соединен с первой входной шиной, а первый и второй выходы соединены .с управляющими входами первого и второго ключей, выходы которых соединены через первый и второй запоминающие элементы соответственно с первым и вторым входами дифференциального усилителя, выход которого соединен с вы ходной шиной, а также первый интегратор, выход которого соединен с входомпервого ключа, о т л и ч а ю щ и й -с я тем, что, с целью повышениябыстродействия при одновременномобеспечении возможности изменения передаточной характеристики в широкихпределах, в него введены триггер ивторой интегратор, причем первый входтриггера соединен с второй входнойшиной, второй вход - с третьим выходом блока синхронизации, первый ивторой выходы - с входами соответственно первого и второго интеграторов,а выход второго интегратора соединенс входом второго ключа.1429288Составитель А.Смирнов Редактор Н.Лазаренко Техред М,Дидык Корректор О. КРавцова Заказ 5142/54 тирюк 929 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4