Устройство для формирования сигнала прерывания при отладке программ

Номер патента: 1397922

Авторы: Анпилов, Жогло, Иванов, Кормилицин, Кочан, Олейников

ZIP архив

Текст

СОЮЗ СОЕЕТСНИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 9) 1) 22 А а) 4 С 06 И НОМИТЕТ СССРТЕНИЙ И ОТКРЫТИЙ ГОСУДАРСТВЕН ПО ДЕЛАМ ИЗ ПИСАНИЕ ИЗОБРЕТЕНИ ЕЛЬСТВ К АВТОРСКОМ(57) Изобретенлительной техн ДЛЯ ФОРПРИ ОТЛАДе относике и. мож РОВАНИЯ СИ КЕ ПРОГРАИИ я к вычисбыть ис(21) 4086314/24-24(71) Рижское производственное объеднение ВЭФ им, В.И, Ленина(56) Авторское свидетельство СССРУ 962945, кл, С 06 Р 11/28, 1980.Авторское свидетельство СССРВ 1083194, кл, С 06 Р 11/22, 1982. польэовано в устройстве управленииспециализированной ЭВИ для обеспечения отладки программ. Цель - повышение быстродействия. Устройствосодержит триггер 1 прерываний, фикрующий наличие в проверяемой программе заданных признаков согласно выбранному режиму работы, первый - четвертый элементы И 2,4,8 и 9, триггер3 условия, фиксирующий информациюоб условии нахождения адреса в заданной области, коммутатор 5, временнойселектор 6 (второй коммутатор), блок7 буферных регистров, предназначенный для хранения шестнадцати последних адресов выполненных команд до момента прерывания, блок 10 маскирования, ограничивающий количество участ1397922 вуюцих в сравнении информационныхразрядов в соответствии с заданнойинформацией маски, регистр 11 режимаработы, первый и второй регистры 12и 13 маски, блок 14 сравнения, регистр 15 начального адреса, регистр16 информации. По сравнению с известным предлагаемое устройство обеспечивает повьппение производительностипроцесса отладки программ, работайщих в системах реального времени, за Изобретение относится к вычислисг и ной технике и может быть исполь:овапо в устройстве управления спегиалиэированной ЭВМ для обеспеченияотладки программ.Цель изобретения - повьппениебыстродейс гвия,На чертеже представлена схемастрой:тва,Устройство для Формирования сигнала прерывания при отладке программ ..одержит триггер 1 прерываний, перый элемент И 2, триггер 3 условия,второй элемент И 4, первый 5 и второй б коммутаторы, блок 7 буферныхрегистров, третий 8 н четвертый 9элементы И, блок 10 маскирования,регистр 11 режима работы, первый1 и второй 13 регистр маски, блок14 сравнения, регистр 15 начальногоадреса, регистр 1 б информации, так"товый 17 и установочный 18 входы,выход 19 прерываний, вход 20 признака блокировки, информационный выход21, вход 22 признака чтения, вход23 обращения записи, вход 24 признаков условного или безусловного перехода, вход 25 выбора адреса операнда, вход 26 признака адреса команды,первый 27 и второй 28 входы выбора условия, вход 29 признака записи устройства,информационный вход 30, первый 31и второй 32 входы признака выбораобращения,Устройство работает следующим образом,Возможны четыре режима работыустройства, Номер режима хранится вчетырехраэрядном регистре 11 режима счет введения первого и второго регистров маски, регистра информации,блока маскирования, временного селектора, триггера условий, что обеспечивает возможность выделить проверяемую программу, которая являетсянебольшим фрагментом в сложном комплексе программ, работающих в режимереального времени, и проверить ходпроцессов по заданным приэнакам.1 ил,работы, имеющем как прямые, так иинверсные информационные выходы.Каждому разряду регистра соответствует определенный режим работы устрой 5 ства. Выбранный режим работы определяется наличием единицы в соответствующем разряде регистра.В режиме 1 устройство обеспечива"ет Формирование сигнала прерывания10 при попадании на заданный адрес команды или в заданную область адресовпрограммы (единица в нулевом раэряве регистра),В режиме 11 устройство обеспечивает формирование сигнала прерывания при выполнении в заданной области программы команд условного илибезусловного переходов в заданную(запрещенную) область адресов (еди 20 ница в первом разряде регистра),В режиме 111 устройство обеспечивает формирование сигнала прерывания при выполнении в заданной области программы команд, производящихобращение (чтение или запись) в задаваемую (запрещенную) область адресов памяти (единица во втором разряде регистра),В режиме 1 Ч устройство обеспечи 30 вает формирование сигнала прерывания при выполнении команд, производящих запись заданной информации или еечасти в определенную область адресов ячеек памяти (единица в третьемразряде регистра).Таким образом, устройство Формирует сигнал прерывания в режимах 11,111 и 17,при совпадении двух признаков, в режиме 1 - одного. В режиме 130 45 признаком является заданная областьпрограммы, В режимах 11 и 111 первымпризнаком является заданная областьпрограммы, вторым признаком - соответственно заданная (запрещенная)область адресов переходов или заданная область адресов обращений. В режиме 1 Ч первым признаком являетсязаданная область адресов памяти, 10вторым - заданная область записываемой информации. Область адресов илиобласть информации задается с помощью одной пары регистров, В первомрегистре указывается начальный адрес 15или информация области, во втором -информация маски, которая определяет,какие разряды результата сравнениязаблокировать, а какие разрешить. Таким образом, первый признак определяется информацией пары регистров12 и 15, а второй признак - информацией пары регистров 13 и 16, Регистры 12, 13, 15 и 16 реализованы насхемах, имеющих тристабильное состояние информационных выходов или выходы с открытым коллектором, с цельюобеспечения возможности поразрядногообъединения для реализации функцииИЛИ,Блок 14 сравнения предназначендля порязрядного сравнения двух информационных потоков, поступающихсоответственно с информационных входов 30 устройства и с объединенных35выходов регистра начального адресаи регистра информации, Результатсравнения проходит через блок 10 маскирОвания, в котором согласно инфор мации маски регистра 12 или регистра 13может быть заблокирована определеннаячасть разрядов. Далее четвертым элементом И 9 производится формированиеоценочного сигнала результата сравнения по всем разрядам сравниваемыхпотоков информации, Данный сигналможет быть записан в качестве первого признака в триггере 3 условия илив качестве второго признака зафиксирован в триггере 1 прерываний приналичии первого, что обеспечиваетсяпервым элементом И 2. Управление первым 5 и вторым 6 коммутаторами, которые обеспечивают подключение необходимых информационных и управляющих сигналов к триггерам, осуществляется сигналами с выходов регистра11 режима, причем к первому коммутатору 5 подключены прямой и инверсный выходы третьего разряда, а к второму коммутатору 6 - прямые выходы нулевого, первого, второго и третьего разрядов регистра.Таким образом, в режиме 1 адрес команды или начальный адрес области программы записывается в регистр 15 начального адреса. Запись в регистр начального адреса, так же как в первый, второй регистры маски, или регистр информации производится при помощи подачи информации на информационный вход 30 устройства, соответствующего сигнала на вход 32 или 27, 31 или 28 и сигнала записи в регистры на вход 29 устройства, В пер- вый регистр 12 маски загисывается информация о маске. Каждому разряду регистра начального адреса соответствует разряд первого регистра маски так, что наличие еди шцы в последнем не маскирует блоком 10 результатов сравнения по данному разряду на входы четвертого элемента И 9, а наличие нуля - запрещает, Таким образом, записывая нули в младшие разряды первого регистра 12 маски, можно задавать область адресов, равную 2 , где и - количество записанных нулей, начиная с младшего разряда, В предельном случае, при и = О, задается конкретный адрес команде., т,е, этап программы, по достижении которого формируется сигнал прерывания. Выход нулевого разряда регистра 11 режима работы блокирует выходной сигнал второго коммутатора 6, устанавливая его значение в единицу, при этом единица на инверсном выходе третьего разряда коммутирует информацию с входа 26 признака адреса команды устройства на выход первого коммутатора 5. Появление на информационных входах 30 устройства информации адреса команды сопровождается появлением сигнала на входе 26 устройства, который, поступая с выхода первого коммутатора 5 на входы выборки регистров 12, 13, 15 и 16, вызывает подключение информации с выходов регистра 15 начального адреса и с выходов первого регистра 12 маски к вторым входам соответственно блока 14 сравнения и блока 10 маскирования,Сигнал с выхода четвертого элемента И 9, отражающий результат сравнения информации адреса выполняемойкс 1 манды с заданной областью ядреан,подключается через второй элементИ 4 и записывается в триггер 3 условия. Информация с прямого выходатриггера 3 условия, проходя черезпервый элемент И 2, переписываетсяв триггер 1 прерываний. В случаесравнения триггер 1 прерываний переходит в единичное состояние и "зашел11кивается , Фиксируя сигнал прерывания на выходе 19 устройства. О,повременна сигнал прерывания поступает напервый вход третьего элемента И 8,блокируя запись адресов выполняемых 15команд в блок 7 буферных регистров,Таким образом, обеспечивается хранение последних адресов выполняемыхкоманд да момента прерывания. Содерллчае блока 7 буферных регистров мажег еыть перезанисана в основную памятьвы 1 ванной программой обработки прерына нй для паследуюшега анализа ходаиеследуемой программы программистом.Выборка инФормации и зафиксированных 25последних шестнадцати адресов выполненных команд из блока 7 буферныхре; истров на информационный выход21 устрайетва производится последодательно путем подачи сигнала чтения ЗОна вход 22 устройства,В режиме 11 в регистре 15 начальнага адреса и в первом регистре 12маски задается область адресов проверяемлй програгмы, а в регистре 16 ин- Зформации и во втором регистре 13 маски - запрещенная область адресов дляусловных или безусловных переходов.Аналогичным образом, как и в режиме 1,триггер 3 условия фиксирует резуль Отат сравнения информации адреса выполняемой команды с заданной областьюадресов программы, Однако при этоминформация с прямого выхода триггера3 условия, поступающая на второйвход первого элемента И 2, выступаеткак необходимое условие записи информации с выхода второго коммутатора 6 в триггер 1 прерываний, а небезусловно перезаписывается в послед 50ний. Второй коммутатор 6 коммутируетна свой выход сигнал с выхода четвертого элемента И 9, отражающий результат сравнения сформированного адресаусловного или безусловного переходана входах 30 устройства с заданнойобластью адресов переходов в моментвремени наличия сигнала на входе24 устройства, В случае сравнения на ныкаде торана коммутатора 6 формируется единичный сигнал, который через первый элемент И 2 при соблюдании одного из условий взводит триггер 1 прерываний и вызывает формирование сигнала прерывания на выходе 19 устройства.В режиме 111 в регистре 15 нача,пьнаго адреса и первом регистре 12 маски задается область адресов проверяемой программы, а в регистре 16 информации и во втором регистре 13 маски - запрещенная область адресов ячеек памяти. Работа устройства в режиме 111 аналогична работе устройства в режиме 11, Исключение составляет работа второго коммутатора 6, который обеспечивает коммутацию сигнала результата сравнения с выхода четвертого элемента И 9 на первыйвход первого элемента И 2 при наличиисигнала на входе 25 устройства.В режиме 1 Ч в регистре 15 начального адреса и в первом регистре 12 маски задается область адресов ячеек памяти, а в регистре 16 информации и во втором регистре 13 маски - информация, запись которой запрещена в укаэанной области, Работа устройства в режиме 1 Ч аналогична его работе в режимах 11 и 111,исключение составляет работа первого 5 и второго 6 коммутаторов. Первый коммутатор 5 в этом режиме обеспечивает коммутацию сигнала с входа 25 устройствана вход второго элемента И 4. Таким образом, триггер 3 условия фиксирует результат сравнения текущего адреса, по которому производится обращение, с заданной областью адресов. Второй коммутатор 6 обеспечивает коммутацию сигнала результата сравнения с выхода четвертого элемента И 9 на вход первого элемента И 2 при наличии сигнала на входе 23 устройства.Формула изобретенияУстройство для формирования сигнала прерывания при отладке программ,содержащее триггер прерываний, блокбуферных регистров, блок сравненияи регистр начального адреса, причемвыход триггера прерываний и .группавыходов блока буферных регистров являются срответственно выходами прерывания и группой информационных выхо1397922 Составитель И,СигаловТехред М.Ходанич Корректор М.Максимишинец Редактор И,Николайчук Заказ 2272/48 Тираж 704 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 дов устройства, информационными вход устройства соединен с информационным входом регистра начального адреса, выход которого соединен с первым5 входом блока сравнения, о т л и ч аю щ е е с я тем, что, с целью повыщения быстродействия, в устройство введены четыре элемента И, триггер условия, первый и второй коммуторы, 1 О блок маскирования, регистр режима работы, первый и второй регистры маски и регистр информации, причем тактовый вход устройства соединен с входами синхронизации триггеров пре рываний и условия, единичный выход триггера условий соединен с первым входом первого элемента И, вход начальной установки устройства соединен с нулевыми установочными входами 20 триггера прерываний и триггера условий, вход признака выбора адреса операнда устройства соединен с первыми управляющими входами первого и второго коммутаторов, выход первого 25 коммутатора соединен с первым входом второго элемента И, входами чтения первого регистра маски и регистра начального адреса и входами блокировки чтения второго регистра маски и регистра информации, вход признака адреса команды устройства соединен с вторым управляющим входом первого , коммутатора и первым входом третьего элемента И, первый и второй входы выбора условия устройства соединены35 с входами записи сбответствеино первого и второго регистров маски, вход признака записи устройства соединен с тактовыми входами первого и второ 40 го регистров маски, регистра начального адреса и регистра информации, группа информационных входов устрой" ства соединена с группами информационных входов первого и второго ре 45 гистров маски, второй груйпой входов блока сравнения, группами информационных входов регистра информациии блока буферных регистров, группыразрядных выходов первого и второгорегистров маски соединены с первойгруппой информационных входов блокамаскирования, группа выходов которого соединена с группой входов четвертого элемента И, группа выходов регистра информации соединена с первойгруппой входов блока сравнения, группа выходов которого соединена с второй группой входов блока маскирования, выход четвертого элемента И соединен с вторым входом второго элемента Ии вторым управляющим входом второгокоммутатора, выход которого соединенс вторым входом первого элемента И,прямой и инверсный выходы третьегоразряда регистра режима соединены синформационными входами первого коммутатора, прямые выходы разрядов снулевого по третий регистра режимасоединены с информационными входамивторого коммутатора, выходы первогои второго элементов И соединены синформационньии входами соответственно триггеров условия и прерываний,входы признаков перехода и обращениязаписи устройства соединены соответственно с третьим и четвертым управляющими входами второго коммутатора,выход триггера прерываний соединенс вторым входом третьего элемента И,выход которого соединен с входомзаписи блока буферных регистров,признак чтения устройства соединенс входом считывания блока буферныхрегистров, вход признака блокировкиустройства соединен с входом блокировки триггера прерываний, первыйи второй входы признаков выбора обращений устройства соединены с входами записи соответственно регистровинформации и начального адреса,

Смотреть

Заявка

4086314, 07.07.1986

РИЖСКОЕ ПРОИЗВОДСТВЕННОЕ ОБЪЕДИНЕНИЕ ВЭФ ИМ. В. И. ЛЕНИНА

АНПИЛОВ АНАТОЛИЙ ГЕРМАНОВИЧ, ИВАНОВ АЛЕКСАНДР ПЕТРОВИЧ, ЖОГЛО ВИКТОР ОЛИМПИЕВИЧ, КОРМИЛИЦИН ГЕННАДИЙ СЕРГЕЕВИЧ, ОЛЕЙНИКОВ ПАВЕЛ ИВАНОВИЧ, КОЧАН ФЕДОР БОРИСОВИЧ

МПК / Метки

МПК: G06F 11/28

Метки: отладке, прерывания, программ, сигнала, формирования

Опубликовано: 23.05.1988

Код ссылки

<a href="https://patents.su/5-1397922-ustrojjstvo-dlya-formirovaniya-signala-preryvaniya-pri-otladke-programm.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для формирования сигнала прерывания при отладке программ</a>

Похожие патенты