Устройство для отладки программ

(504 С 06 ПИСАНИЕ ИЗОБРЕТЕН А ВТОРСКОМ ТЕЛЬСТВУ гр ОСУДАРСТВЕННЫИ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(22) 12, 05. 85 (46) 23,05.88, Бюл. 1 р 19 (71) Сгтецияльное конструкторское бюро "Кибернетика" с опытным производством Института кибернетики АН АЗССР (72) С,А. Бакалец, Н.В. Головин, Н.Н. Насруллаев и Б.ф. Файсканов (53) 681.3(088.8) (56) Авторское свидетельство СССР В 980086, кл. С 06 Г 11/26 р 1982.Авторское свидетельство СССР Ф 1030885, кл. С 06 Р 11/22 р 1983. (54) (57) УСТРОЙСТВО ДЛЯ ОТЛАДКИ ПРОГРАММ, содержащее, первый и второ блоки памяти, первый элемент ИЛИ, пе вый блок сравнения, счетчик и элемен И, причем первый выход первого блока памяти соединен с первым входом первого блока сравнения, выход счетчика соединен с адресным входом второго блока памяти, о т л и ч а ю щ е е с тем, что, с целью ускорения процесса отладки, в устройство введены третий блок памяти, блок индикации, второй элемент ИЛИ и второй блок сравнения.0 причем выход счетчика соединен с информационным входом блока индикации,с адресными входами первого и третьего блоков памяти, второй выход первого блока памяти, первый, второй выходы второго блока памяти и выходтретьего блока памяти соединены соответственно с первым входом элементаИЕИр с первым входом второго блокасравнения, со вторым входом элементаИЛИ и с информационным входом счетчика, информационньп вход устройствасоединен с вторыми входами первого ивторого блоков сравнения, выход равенства первого блока сравнения соединен с первым входом второго элемен- ата ИЛИ и со счетным входом счетчика,выход равенства второго блока сравнения соединен со входом записи счетчика в вторым входом второго влемевта ИЦИр выход которого соединен с первым входом элемента И, выход первогоэлемента ИЛИ соединен со вторым входом элемента И, выход которого является выходом прерывания отлаживаемойИзобретение относится к вычислительной технике и может быть использовацо при отладке программ вычислительной системы в реальном масштабе времени и построении специализированных систем для отладки программ.Целью изобретения является ускорение процесса отладки.10На фиг. 1 представлена блок-схемаустройства для отладки программ; нафиг.2 - пример задания трассы про=грамм в виде графа; на фиг,3 - пример задания трассы программ в блокахпамяти.Устройство для отладки программ(фиг,1) содержит счетчик 1, первый 2,втор.ч 1 3 и третий 4 блоки памяти,блок 5 индикации, первый элемент ИЛИб, первый 7 и второй 8 блоки сравнения, второй элемент ИЛИ 9, элементИ 10, информационный вход 11 устройства н управляющий выход 12 прерывания отлаживаемой программы,Счетчик 1 предназначен для формирования адресов ячеек, выбираемых впервом 2, втором 3 и третьем 4 блоках памятИ.Первый блок 2 памяти предназначендля хранения задаваемых адресов трасснруемой программы, второй блок 3 памяти - для хранения, задаваемых адре"сов возможных переходов трассируемойпрограммы, третий блок 4 памяти - для 35хранения адреса перехода, заносимогов счет ик 1.Блок 5 индикации используется длявизуального контроля за адресом ячеекпервого 2, второго 3 и третьего 4 40блоков памяти, по которым можно определить место останова трассируемойпрограммы.Первый 7 и второй 8 блоки сравненияпредназначены для сравнения адресов 45трассируемой программы, поступающихна информационный вход 1 1 устройствас заданными адресами трассы, считываемыми из первого 2 и второго 3 бло"ков памяти,50Первый 6 и второй 9 элементы ИПИи элемент И 10 предназначены для формирования управляющего сигнала, поступакзцего на выход 12 устройства. Этотсигнал может использоваться для прерывания отлаживаемой программы илидля ее останова.Предлагаемая трасса отлаживаемойпрограммы задается в виде графа. Пример такого задания представлен ца фиг.2, где А- А, - адреса команд или констант, записанных в ячейки с 0-11, к которым может быть обращено в процессе выполнения программы.В первом 2, втором 3 и третьем 4 блоках памяти сформирована информация, показанная на фиг.З, при этом информация для сравнения может быть считана с выходов первого 2 и второго 3 блоков памяти, а признак останова - с соответствующих выходов первого 2 и второго 3 блоков (д (х) - состояние признака может быть 1 или О,(-) - состояние безразлично).Устройство работает следущим образом.Перед запуском устройства содержимое счетчика 1 обнуляется (сигцал обнуления це показан).На информационный вход 11 устройства поступают сигналы с адресной магистрали отлаживаемого устройства, которые подаются на входы первого 7 и второго 8 блоков сравнения.С информационных выходов первого 2 и второго 3 блоков памяти на другие входы первого 7 и второго 8 блоков сравнения подаются сигналы, соответствующие информации, хранящейся в этих блоках памяти по нулевому адресу (так как содержимое счетчика 1 равно нулю); на информационный вход первого блока 7 сравнения подается код А, (Фиг.З), на информационный вход второго блока 8 сравнения - код н.А (несуществующего адреса, такого, по которому обращение отлаживаемой программы независимо).Когда выполнение отлаживаемой программы дойдет до адреса Ао (фиг. 1), первый блок 7 сравнения вырабатывает сигнал сравнения, который проходит через второй элемент ИЛИ 9 на вход элемента И 10. Если с другого информационного выхода первого блока 2 памяти считан единичный сигнал, который поступает через первый элемент ИЛИ 6 на другой вход элемента И 10, то на выходе элемента И 10 формируется сигнал прерывания отлаживаемой программы или ее останова. Если с другого информационного вь 1 хода первого блока 2 памяти считывается нулевой сигнал, то останова или прерывания отлаживаемой программы не происходит.,Сигнал с выхода первого блока 7 сравнения одновременно поступает на21 3 13979счетный вход счетчика 1, работающий врежиме сложения,По этому сигналу содержимое счетчика 1 увеличивается на единицу. По)сле увеличения содержимого счетчика 1с его выхода на адресные входы первого 2, второго 3 и третьего 4 блоковпамяти устройства подается адрес ихследующей ячейки, т.е. с информационного выхода первого блока 2 памятисчитывается код А 1 (фиг.3), с информационного выхода второго блока 3 памяти - код н.А, состояние информационного выхода третьего блока 4 памяти 15безразлично,После дальнейшего запуска отлаживаемой программы (после прерыванияили останова, если они были) процесссравнения повторяется аналогично описанному.После прохождения отлаживаемойпрограммы адреса А(фиг.2) возможноветвление программы на адрес А или3адрес А,1. После прохождения отлаживаемой программы адреса Ат содержимое счетчика 1 равно "3". Этот кодс выхода счетчика 1, поступая на адресные входы блоков 2 - 4 памяти, производит считывание информации по ад- ЗОресу 3. С информационного выходапервого блока 2 памяти устройствасчитывается код А, с информационноговыхода второго блока 3 памяти - кодА с информационного выхода третье- зго блока 4 памяти на информационныйвход счетчика 1 поступает число " 11".Если отлаживаемая программа пойдетпо ветке, содержащей адрес А 1, то устройство срабатывает так же, как в опи санйых случаях. Если произойдет срав" нение с адресом А то второй блок 8 сравнения вырабатывает сигнал, который поступает на второй вход элемента И 10 через элемент ИЛИ 9, определяя момент прерывания или оста- нова выполняемой программы, если этот режим был задан единичным сигналом, поступающим с другого информационного выхода второго блока 3 памяти на вход элемента И 10 через элемент ИЛИ 6.Сигнал с выхода второго блока 8 сравнения одновременно поступает на вход-записи счетчика 1 и производит запись в счетчик 1 поступающего на его информационный вход числа, т.е. "11".По этому адресу, поступающему с выходов счетчика 1 на адресные входы блоков 2 - 4 памяти, выбирают ячейки, соответствующие дальнейшей проверке отлаживаемой программы после прохождения адреса А, (фиг.2 и 3).Для останова выполнения отлаживаемой программы по конечным адресам (в данном примере Ат, Л , А тА 11 А,) в соответственных ячейках первого 2 и второго 3 блоков памяти (в данном примере 7, 8, 10 и 11 ячейки) имеются установленные в единицу признаки останова.Прохождение программ можно также контролировать по состоянию счетчика 1, сигналы с выхода которого поступают на вход блока 5 индикации и преобразуются в визуальную форму.Таким образом, использование изобретения позволяет существенно сократить время отладки программ.1397921 Составитель И. СигаловТехред М.Ходанич Максимишинец Производственно-полиграфическое предприятие, г. Ужгор Проектная,Редактор И. Заказ 2272/4 ВНИИПИ ГосУд по делам и13035, Москва,Тираж 704твенного комитета ССретений и открытий35, Раушская наб д Корректо Подписно