Устройство для решения систем линейныых алгебраических уравнений

(51) 4 С 06 Р 5/32 ЯС 1 ЪР.ц 1 а ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ г; ф.Ф 4 9СООЗ СОВЕТСНИХМ 1.:;"= СОЦИАЛИСТИЧЕСКИХ г-РЕСПУБЛИК ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Кцпц Н.Т, Иу вувсо 1 дс агсЬшес 1.с 1 - 1 ЕЕЕ Сотпрцсег, Тап., 1982, Р. 37-4618, 12.Ве гг 1 п с М., Вц с 1 с 1 еу Т. Р., Бед Р.М. Зувсо 1 дс шасгдх ссегас 1.че а 1 яогсЬпв.1 пс. Сопй, Рага 11 е 1 Сошрцс 1 п 8 83, 1984, р. 438-488, Гхд. 1,2. (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ ЛИНЕЙНЫХ АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙ (57) Изобретение относится к вычислительной технике, в частности к спе 801394218 Ациализированным вычислительным устройствам, и может быть использованодля обработки информации в реальноммасштабе времени, Цель изобретения -повышение быстродействия. Поставленная цель достигается тем, что устройство содержит и (где п в . порядоклинейной алгебраической системы уравнений) входов 1 коэффициентов и свободных членов системы линейных алгебраических уравнений, и выходов 2 результата, 1 с блоков 3 вычислений(где 1 - число итераций), первый ивторой входы 4 и 5 синхронизации,причем каждый блок 3 вычислений содержит и операционных узлов 6.1 з.пф-лы, 2 ил, 1 табл.313942 х-го блока 3 вычисления новой невязки через элемент И 14 и мультиплексор 11 в регистре 13 формируется приращение неизвестного которое В сле дующем такте.на входе 4 синхронизации записывается через элемент И 14 в свободный младший разряд (-1)-го приближения неизвестного, передаваемого из предыдущего блока 3 (для 10 первого блока неизвестные равны нулю) .После Р импульсов на входе 4 синхронизации в 1-м (=1,К) блоке 3 вычислен вектор д-х приближений решения 15 Р-й системы линейных уравнений.Таким образом, задержка в вычисле-, нии вектора очередных приближений неизвестных системы уравнений, а также в появлении решений систем на вхо дах 2, составляет один такт входа 5 синхронизации. Формула изобретения25. Устройство для решения систем ли-, нейных алгебраических уравнений, содержащее Е блоков вычислений, где 1 - число итераций, с первого по и-й (где и-порядок системы линейных алгеб-З 0 раических уравнений), входы коэффициентов и свободных членов системы уравнений устройства подключены к информационным входам с первого по и-й первого блока вычислений, соответственно с первого по и-й выходы результатов устройства подключены квыходам с первого по и-й Ы-го блока , вычислений, соответственно выходы с первого по и-й 1-го блока вычислений 40 (1=21 с) подключены к информационным входам с первого по и-й (1+1)-го блока вычислений соответственно, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродейст-. 45 вия устройства, первый и второй входы синхронизации устройства подключены к первым и вторым входам синхро. ниэации блоков вычислений с первого по 1-й соответственно, причем каждый 50 блок вычислений содержит п операционных узлов, в каждом блоке вычислений ,1-й Ц"1п) информационный вход подключен к информационному входу 1-го операционного узла, первый и . второй входы синхронизации подключены к первым и вторым входам синхронизации операционных узлов с первого по и-й соответственно, 1-й выход подключен к первому выходу 1-го операционного узла, второй выход 1-гооперационного узла (1=1п)подключен к управляющему входу(1+1)-го операционного узла, второйвыход (п-го операционного узла подключен к управляющему входу первогооперационного узла,2. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что каждыйоперационный узел содержит (и+2) регистра, регистр невязки, выходнойрегистр, первый и второй мультиплексоры, сумматор, элемент И, с первойпо третью группы по ш элементов Икаждая, где ш - разрядность переменных, управляющий вход операционногоузла подключен к первому информационному входу первого мультиплексора,информационный вход операционногоузла подключен к первому информационному входу первого регистра, первыйвход синхронизации операционногоузла подключен к входам записи (считывания) регистров с первого по(и+2)-й регистра невяЯзки и выходногорегистра,. а также к первым управляющим входам первого и второго мультиплексоров, второй вход синхронизацииоперационного узла подключен к вторым управляющим входам первого ивторого мультиплексоров, к первомувходу элемента И и.к первым входамш элементов И первой группы, первыйвыход первого регистра подключен квторому входу элемента И, выход которого подключен к второму информационному входу первого мультиплексора и второму информационному входу первого регистра, второй выходкоторого подключен к информационному входу второго регистра, выходЬ-го регистра (где Ь=2,п) подключен к информационному входу(Ь+1)-го регистра, выход и-го регист.ра подключен к информационному входу (п+1)-го регистра и первому информационному входу второго мультиплексора, выход которого подключенк информационному входу выходногорегистра, выход которого подключен кпервому выходу операционного узла,выход первого мультиплексора подключен к информационному входу (и+2)-горегистра, выход которого подключен кпервым входам элементов И второй итретьей групп, а также к второму выходу операционного узла, первый и1394218 Номер вхопной шины Номер такт на входе 4 синхрониза 2 О О и+ О О+1 Ь 1 Ь а а 2 аг а второй выходы (и+1)-го регистра подключены к вторым входам элементов Ивторой и фтретьей групп соответственно, выходы элементов И первой, второй и третьей групп подключены кинформационным входам сумматора, выход которого подключен к информационо ному входу регистра невяэки, выход которого подключен к второму информационному входу второго мультиплексора и вторым входам элементов И первой группы.1394218 Составитель В. Смирн Техред И. Дидык Корректор С,Черн Редактор А. Воро аказ 2221/45 Подпис Тираж ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 3035, Москва, Ж, Раушская наб д, роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,