Селектор аналоговых сигналов

) 4 Н ОЭ К 5/2 НИЯ" 7 с,ОМУ СВИ ЛЬСТВ Н АВТ ехОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ПИСАНИЕ ИЗОБ(71) Киевское проектно-конструкторское бюро автоматизированных системуправления(56) Авторское свидетельство СССРМс 1170423, кл. Н 03 К 5/26, 1985.(54) СЕЛЕКТОР АНАЛОГОВЫХ СИГНАЛОВ(57) Изобретение относится к импульсной технике и может быть использовано, например, при построении устройств анализа входных сигналов повеличине. Предложенный селектор обеспечивает повышение, быстродействия врезультате одновременного анализавходных сигналов. Селектор содержит блоки селекции 11-1.7 по числу входных сигналов, блоки 2.1-2.8 запоминания, Каждый блок селекции имеетвходы 3 и 4 селектируемых сигналов,входы 5, 6 и 7 управляющих сигналов,выход 8 селектируемого сигнала, выходы 9, 1 О и 11 управляющих сигналовСелектор может селектировать такжесигналы от большего по величине кменьшему. Для этого изменяют включение входов элемента сравнения каждого блока селекции. При этом сигналс первого входа 3 блока селекции поступает на первый зход переключателяи на второй вход элемента сравнения.Использование в селекторе новых тнических решений позволяет, не снижая точности селекции, без существенных усложнений схемы значительно повысить его быстродействие по сравнению с прототипом. 1 табл. Э ил.Изобретение относится к импульсной технике и может быть использова 1но, в частности, при построении устройств анализа входных сигналов повеличине.Целью изобретения является повышение быстродействия за счет одновременного анализа входных сигналов.На фнг. 1 представлена блок-схема 10селектора для восьми входных сигналов; на фиг.2 - структурная схемаблока селекции; на фиг. 3 - структур-ная схема блока запоминания.Селектор аналоговых сигналов со.1держит блоки селекции 1.1-1,7, блокизапоминания 2.1-2.8 по числу входныхсигналов. Каждый блок селекции имеетвходы 3 и 4 селектируемых сигналов,входы 5-7 управляющих сигналов, выход 8 селектируемого сигнала, выходы9.-11 управляющих сигналов.Блок селекции содержит элемент12 сравнения и переключатель 13, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14, элементИЛИ 15, первый, второй и третий элементы И соответственно 16,17,18 иинвертор 19.Каждый блок запоминания содержиттриггер 20 и элемент И-НЕ 21. Для ЗОуправления блоками запоминания се.лектор имеет управляющую шину 22.Работу блока селекции можно пояснить, рассмотрев все варианты возможных сочетаний его выходных сигналов:1) С=О, а = О, аР = 0; Ц02) СО, а = О, ар = 0; 0(03) С=О, а = 1, а" = О; 0О4) С О, а = 1, а" = О 0 й 0";10) С 1 р а Ор а Ор 0 6 0 р11) С 1, а = 1, а" = О, 00;14) С 1, а = О, а" = 1,15) С 1, а щ 1, а = 1, Ц Ц"16) С=1, а = 1, а = 1, Ц с 0 .рЗдесь обозначения сигналов соответствуют приведенным на фиг.2.В первом варианте на выходе элемента 2 сравнения появляется управляющий сигнал "1", который пройдя через элемент ИСКЛЮЧАЕЗЦЕЕ ИЛИ 14 как через повторитель, поступает на управ Вариант 0 а С С Ц 0 О 0 Ц О 0 0 0 О 0 0 0 О 0 0 0 О 0 0 0 1 О 0 1 О О 0 1 0 О 0 1 О 0 1 00 О 0 1 0 1 0 1 О 11 0 Ц 10 13 14 15 ляющнй вход переключателя 13, в результате чего переключатель пропускает на выход 8 блока 1 меньший по величине сигнал из присутствуницих на его входах 3 и 4 в данном случае сигнал О, т.е. 0=0.С выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14 сигнал "1" поступает также на вход инвертора 19 и второй вход второго элемента И 17, являясь раз решающим для него. С выхода инвертора 19 сигнал "0" поступает на второй вход первого элемента И 16, являясь запрещающим для последнего, На входы третьего элемента И 18 поступает с входов 5 и 6 блока 1 сигнал "0", в результате чего на выходе 11 блока появляется сигнал "0", т.е. а=ОНа выходах 9 и 1 О блока 1 первым 16 и вторым 17 элементами Ц формируются сигналы Ор т.е. С = 0 и Сф - О.Значения выходных сигналов блока 1 селекции для всех, упомянутых сочетаний входных сигналов повариантно сведены в таблицу,Пусть селектор собран по схеме,изображенной на фиг.1, и может селектировать и ранжировать 8 аналоговых сигналов от меньшего к большему.На входы 3 и 4 блоков селекции самого низкого уровня иерархии 1.4-1.7поданы селектируемые сигналы; о 1= 0 В, У 8 = 1 В, причем на вход 7блока селекции 1.1 самого высокогоуровня иерархии подан сигнал "1",Приэтом выходы 11 для всех блоков селекции 1.1-1.7 в состоянии "0", на 15выходах 8 этих блоков появляются сигналы О В, 2 В, ОВ, 2 В, 2 В, 1 В, ОВ впорядке .нумерации блоков,Сигналы С на выходах 9 блоков1.1-1.7 соответственно 0,0,0,0,0,0, 201, а сигналы С" на выходах 10 блоков 1.1-1.7 соответственно 1, О, 1,О, О, О, Ои на информационных входах триггеров 20 блоков 2,1-2.7 запоминания появляются соответственно сигналы 0,0,0,0,0,0,1,0. С приходом первого импульса селекции на шину 22 управления сигналы с информационных входов переписываются в соответствующие триггеры. Управляющий ЗОвход триггера 20 блока 2.7 блокируется от последующих импульсов селекции, а селектируемое напряжение 117 == ОВ исключается из дальнейшего анализа и селекции. 35Таким образом, сигнал "1" появляется на выходе триггера 20 блока 2.7запоминания, свидетельствуя о том,что устройство выбрало минимальныйсигнал. 40После первого импульса селекциизначения сигналов блоков 1.1-1.7 селекции изменяются следующим образом:на выходах 11 - 0,0,0,0,0,0;.на выхо"дах 8 - 1 В, 2 В, 1 В, 2 В, 2 В, 1 В, 1 В; 45сигналы С на выходах 9-0, 0,1,0,0,0,0, сигналы Сц на выходах 101,0,0,0,0,1,0. На информационных входах триггеров 20 блоков 2.1-2.8 запоминания устанавливаются сигналы; 500,0,0,0,0,1,0,0.С приходом второго импульса селекции на управляющую шину 22 сигналыс информационных входов. триггеров20 всех, кроме седьмого блоков запоминания, переписываются на соответствующие выходы.Управляющий вход триггера 20 бло 1ка 2,6 блокируется от последующих импульсов селекции, а селектируемоенапряжение 16=В исключается издальнейшего анализа и селекции.Таким образом, в результате подачи второго импульса сигнал "1" появляется на выходе триггера 20 блока2,6 запоминания, свидетельствуя отом, что устройство выбрало минимальный из оставшихся еще не селектированных сигналов,После двух импульсов селекциисигналы П 7 = ОВ и Б 6 = 1 В считаютсявыбранныьж, о чем свидетельствуютсигналы "1" на выходах триггеровблоков 2.7, 2.6 запоминания.После второго импульса селекцииформируются другие сигналы на выходах блоков 1.1-1.7: на выходах 110,0,0,0,0,0,0, на выходах 8-1 В, 2 В,1 В, 2 В, 4 В, 1 В, сигналы С на выходах9 - 0,0,0,0,0,0,0, сигналы С на выходах 10 - 1,0,1,0,0,0,.На информационных входах триггеров 20 блоков 2.1-2.8 запоминанияустанавливаются сигналы 0,0,0,0,0,0,0,1.Далее с приходом последующих импульсЬв селекции выбираются триггерыблоков запоминания в порядке возрастания величин сигналов, поданных навходы 3 и 4 блоков 1.4-1.7 селекциисамого низкого уровня иерархии.Таким образом, устройство выполняет селекцию входных аналоговыхсигналов от меньшего по величине кбольшему с приходом импульсов селекции, т.е. ранжирует их.Селектор аналоговых сигналов может селектировать также сигналы вдругом направлении, т.е. от большегопо величине к меньшему. Для этогонеобходимо изменить включение входовэлемента 12 сравнения каждого блокаселекции так, чтобы сигнал с первого входа 3 блока селекции поступална первый вход переключателя 13 ивторой вход элемечта 12 сравнения,а сигнал с второго входа 4 блока селекции поступал на второй вход переключателя 13 и первый вход элемента12 сравнения.Использование в селекторе предложенных технических решений позволяет, не снижая точности селекции безсущественных усложнений схемы, зна 1чительно повысить его быстродействиепо сравнению с известными устройствамиФормула изобретенияСелектор аналоговых сигналов, содержащий блоки селекции, в состав каждого из которых входят элемент сравнения и переключатель, первый и второй входы которых соединены соответственно с первым и вторым входами элемента сравнения, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и первый элемент И, шины входных селектируемых сигналов, блоки запоминания по числу входных сигналов, в состав каждого из которых входят триггер и элемент И-НЕ, выход которого соединен с уравляющим входом триггера, инверсный выход которого соединен с первым входом элемента И-НЕ, вторым входом соединенно" го с управляющей шиной селектора, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия за счет одновременного анализа входных сигналов, блоки селекции соединены между собой иерархически, причем первый выход, первый и третий входы блоков селекции более высокого уровня иерархии соединены с пятым входом, первым и четвертым выходами одного блока селекции более низкого уровня иерархии соответственно, а его третий выход, второй и четвертый входы соединены с пятым входом, первым и четвертым выходами другого блока селекции более низкого уровня иерархии соответственно, при этом к первым и вторым входам блоков селекции самого ,низкого уровня иерархии подключены шины входных селектируемых сигналов, а к первым, вторым итретьим выходам подключены информационные входы триггеров соответствую.щих блоков запоминания, а к ихтретьим и четвертым входам подключены выходы триггеров соответствующихблоков запоминания, причем в каждыйблок селекции введены второй и тре тий элементы И, элемент ИЛИ, инвертор, а первый вход блока селекцииподключен к первому входу элементасравнения, второй вход блока селекции - к второму входу элемента срав Б нения, а пятый вход блока селекциисоединен с первыми входами первогои второго элементов И, выходы которых соединены с вторым и третьим выходами блока селекции соответствен но, третий вход которого соединенс первыми входами элемента ИЛИ итретьего элемента И, выход которогосоединен с четвертым выходом блокаселекции, четвертый вход блока се лекции соединен с вторыми входамитретьего элемента И и элемента ИЛИ,выход которого соединен с первымвходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен непосредствен но с управляющим входом переключателя, вторым входом второго элемента И и через инвертор подключен квторому входу первого элемента И,причем выход элемента сравнения соеЗ 5 динен с вторым входом элемента ИСКЛЮЧАКЮДЕ ИЛИ, а выход переключателя соединен с первым выходом блокаселекции.