Цифровой фазовый дискриминатор

.8)етельство СССР К 25/00, 1982. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ПИСАНИЕ ИЗОБ ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) ЦИФРОВОЙ ФАЗОВЫЙ ДИСКРИМИНАТОР(57) Изобретение относится к радиотехнике и обеспечивает повышение точности. Цифровой фазовый дискриминатор содержит формирователи 1,2 импульсов, К 8-триггеры 3,4, генератор5 счетных импульсов, элементы И 6-9,16, 17, 21, синхронизатор 10, реверсивные счетчики (РС) 11, 12, регистры 13, 14, элементы И-ИЛИ 15, 19,накапливающий. сумматор 18, блок 20памяти, В каждом измерительном цикле(ИЦ) формируют два мерных импульса(МИ), Первый МИ имеет длительность,пропорциональную фазовому сдвигу входного колебания относительно опорного. Он формируется с помощью формирователей 1,2, К 8-триггера 3, элементов И 6,7, генератора 5 и РС 11, вкотором после окончания счета останется число, пропорциональное фазовому рассогласованию, Для повышенияточности измерения фазы входного .сигнала формируется второй МИ, Формирование его осуществляют КБ-триггер 4,элемент И 8, генератор 5 и РС 12,в котором после окончания счета будет число, пропорциональное отклонению частоты входного колебания относительного опорного, В накапливающем сумматоре 18 за ш ИЦ формируетсячисло, соотвсреднему значению модуля производной фазы входного колебания, Это значение используется дляисключения аномальных отсчетов.соотв. отсутствию в этом колебаниисигнальной составляющей, и измеренияотношения с/ш при наличии сигнальнойсоставляющей. 3 ил25 30 35 40 45 50 55 113543Изобретение относится к радиотехнике и может быть использовано вцифровых фазовых дискриминаторах иизмерителях,5Цель изобретения " повышение точности,На фиг. 1 представлена электрическая структурная схема цифровогофазового дискриминатора; на фиг. 2 -схема синхронизатора, на фиг. 3схема блока памяти,. Цифровой фазовый дискриминатор(фиг. 1) , содержит первый 1 и второй2 формирователи импульсов, первый 3и второй 4 КБ-триггеры, генератор 5счетных импульсов, первый 6, второй7, третий 8 и четвертый 9 элементы,синхронизатор 10, первый 11 и второй12 реверсивные счетчики, первый 13 ивторой 14 регистры, первый элементИЛИ-ИЛИ 15, пятый 16 и шестой 17 элементы И, накапливающий сумматор 18,второй элемент И-ИЛИ 19, блок 20памяти, седьмой элемент И 21.Синхронизатор 10 (Фиг. 2) содержит первый 22 и второй 23 счетчики,дешифратор 24, первый 25 и второй 26триггеры, элемент И 27.Блок 20 памяти (Фиг, 3) содержитпервый 28 и второй 29 триггеры иэлемент И 30,Цифровой фазовый дискриминаторработает следующим образом,В момент пересечения входным колебанием нулевого уровня с положительной производной первый формирователь 1 вырабатывает кратковременный импульс, который закрывает Я-выход первого КБ-триггера 3 и открывает 0-выход второго КБ-триггераоткрывающий четвертый элемент И 9,через который счетные импульсы генератора 5 поступают на вход синхронизатора 10.В синхронизаторе 10 с помощьюпервого счетчика 22 и дешифратора24 вырабатываются 1 сдвинутых относительно друг друга на время квантования С = 1/Г импульсов, из которых с помощью первого 25 и второго 26 триггеров в каждом измерительном цикле, определяемом периодомвходного колебания, формируются управляющие сигналы, а один раз закаждые ш измерительных циклов с помощью второго счетчика 23 и элемента И 27 Формируется сигнал опроса. 87 2В цифровом фазовом дискриминато" ре в каждом измерительном цикле формируются два мерных импульса. Первый,ЧсЧодлительностью о=1 2 и Я пропорциональной фазовому сдвигувходного колебания (, относительноопорного (, , формируется с помощьюпервого 1 и второго 2 формирователей на Я-выходе первого КБ-триггера3 и, проходя через открытый первыйэлемент И 6, открывает второй элемент И 7, через который счетныеимпульсы генератора 5 поступают навход первого реверсивного счетчика11, в который перед каждым измерительным циклом с помощью управляющихимпульсов синхронизатора 10, поступающих на соответствующие разрядыпервого реверсивного счетчика 11,записывается в обратном коде число-И,/2=-Г /2 Г , соответствующее фазовому сдвигу входного колебанияна - ГВ результате по окончаниисчета в первом реверсивном счетчике11 в 3-м измерительном цикле остается число ь И, =ГС(о, - 1/2 Г, ) = И 1 Иа/2 пропорциональное фазовому рассогласованию входного колебания относительно опорного.Повышение точности измерения фазовых сдвигов сигнальной составляющей входного колебания относительно опорного достигается за счет весового усреднения 3-х замеров фазовых рассогласований, Для реализации процедуры весового усреднения, во-первых, на выход выдаются только те отсчеты, которые соответствуют наличию сигнальной составляющей во входном колебании, во-вторых, при ее наличии в цифровом коде формируется сигнал, характеризующий относительную величину этой составляющей во входном колебании, т,е, отношение сигнал/шум.С целью повышения точности измерения фазы входного сигнала на Я-выходе второго КБ-триггера 4 формируется второй мерный импульс, длительность которого с точностью до 1 с периодов частоты счетных импульсов равна периоду входного колебания1/й -1 с/Гь. Этот импульс открыз1 вает третий элемент И 8, через который счетные импульсы генератора 5 поступают на счетный вход второго реверсивного счетчика 12, в который перед каждым измерительным циклом с. помощью управляющих сигналов синхронизатора 10 также записывается в обратном коде число - И-(ГФ/ /Е -Е), соответствующее с точностью до Е периодов частоты 2 периоду опорного колебания. В результате по окончании счета в реверсивном счетчике 12 в 3-м измерительном цикле формируется число ЫЯ 1(1/с 1/ о ) 1 1 о 9пропорциональное отклонению частоты входного колебания относительно частоты опорного колебания. Эти числас помощью управляющих сигналов синхронизатора 10 записываются во второй регистр 14, на Я-выходах которого формируется модуль числа ЬМ,2в прямом коде или модуль числа - 4 Ипри поступлении его на вход второгорегистра 14 в обратном коде. С помощью первого элемента И-ИЛИ 15, пятого 16 и шестого 17 элементов И иуправляющих сигналов синхронизатора10 на выходе первого элементаИ-ИЛИ 15 формируется модуль выходного числа (ьм ), который поступаетна установочные входы накапливающегосумматора 18 и спомощью управляющихсигналов синхронизатора 10 заносится в него, суммируясь с имеющимся внем числом, В результате за ш измерительных циклов в нем формируетсячисло соответствующее среднему значениюмодуля производной фазы входного колебания, величина которого в достаточно большом диапазоне пропорциональна отношению сигнал/шум во входном колебании. Для гауссовых случайных величин (среднего значения модуля производной фазы), получаемыхв результате суммирования нормальнораспределенныхс конечной дисперсиейэлементарных выборок, в силу законабольших чисел вероятность ложндй тревоги при принятии решения о наличиисигнальной составляющей во входном колебании К и пропуска правильного решенияопределяется выбранным интервалом оценки, пропорциональным числу ш, и порогом принятия решения Июр где Р - табулированные значения 1 Б , интеграла вероятностей.При превышении числом М заданного порогового уровня, величина которого И, формируется на выходе накапливающего сумматора 18, подклю ченного к входам второго элементаИ-ИЛИ 19, на его выходе с помощью управляющих сигналов синхронизатора 10 формируется импульс, поступающий.в блок 20 памяти, который устанавли вает второй триггер 29 в единичное состояние, закрывая своим Ц выходомвторой элемент И 21, в результатечего управляющий сигнал от синхронизатора 10 не проходит на опросный 30 вход первого регистра 13 и не записывает в него выходное число - ЬБ,первого реверсивного счетчика 11, Если число Н меньше заданного порогаВ , то управляющий импульс от синЗ 5 хронизатора 10 не проходит на выходвторого элемента И-ИЛИ 19. Второйтриггер 29, переведенный управляющимсигналом синхронизатора 10 в нулевоесостояние, своим Я-выходом открывает 40 элемент И 30, через который проходитуправляющий сигнал синхронизатора10, и переводит первый триггер 28 внулевое состояние, открывая седьмойэлемент И 21 и разрешая передачу 45 выходного числа ЬИ, из первого реверсивного счетчика 11 в первый регистр 13. Этот же импульс обнуляетнакапливающий сумматор 18 и второйсчетчик 23 синхронизатора 10.50 Повышение точности измерения фазывходного сигнала происходит за счетисключения из выходного потока текущих замеров фазы входного колебаниясерий аномальных отсчетов фазы, со ответствующих отсутствию в этом колебании сигнальной составляющей, и измерения отношения сигнал/шум при наличии в нем сигнальной составляющей.При этом достоверность принятия правильного решения о наличии во входном колебании сигнальной составляющей 1/ б = в/б достаточно быстро растут с увеличением числа ш независимых отсчетов фазы выходного колебания относительноопорного. Ф о р м у л а и э обретенияЦифровой фазовый дискриминатор, содержащий последовательно соединенные первый формирователь импульсов, первый КБ-триггер, первый элемент И и второй элемент И, второй формирова.тель импульсов, выход которого,соединен с другим входом первого КБ-триггера, второй КБ-триггер, первый вход которого соединен с выходом первого формирователя импульсов, третий элемент И, первый вход которого соединен с инверсным выходом второго КБ-триггера, первый реверсивный счетчик, информационный вход которого соединен с выходом второго элемента И, второй реверсивный счетчик, информационный вход которого соединен с выходом третьего элемента И, а также блок памяти и первый и второй регистры, информационные входы которых соединены с выходами первого и второго реверсивных счетчиков соответственно, о т л и ч а ю щ и й с я тем, что, с целью повышения точности, введены четвертый элементы И, первый вход которого соединен с прямым выи точность оценки отношения сигнал//шум входного колебания 13543876ходом второго КБ-триггера, генератор .счетных импульсоввыход которого соединен с вторыми входами второго,5третьего и четвертого элементов И,последовательно соединенные пятыйэлемент И, первый вход которого соединен с первым прямым выходом второгорегистра, первый элемент И-ИЛИ, второй и третий входы которого соединены соответственно с вторым прямым ипервым инверсным выходами второгорегистра, накапливающего сумматораи второго элемента И-ИЛИ, выход которого соединен с первым входом блокапамяти, шестой элемент И, первыйвход которого соединен с вторым инверсным выходом второго регистра, авыход соединен с четвертым входомпервого элемента И-ИЛИ, седьмой элемент И, первый вход которого соединен с выходом блока памяти, а выходсоединен с управляющим входом первого регистра, и синхронизатор, входкоторого соединен с выходом четвер"того элемента И, первый выход соединен с управляющим входом второго регистра, второй выход соединен с вторым входом шестого элемента И, объединенного с вторым входом пятогоэлемента И, третий выход соединен свторым входом накапливающего сумматора, четвертый выход соединен с вторым входом второго элемента И-ИЛИ,пятый выход соединен с вторым входом седьмого элемента И, шестой выход соединен с управляющими входамипервого и второго реверсивных счетчиков, седьмой выход соединен с вторым входом второго КБ-триггера и с40установочнйми входами первого и второго реверсивных счетчиков, а восьмойвыход соединен с вторым входом блокапамяти и с третьим входом накапливающего сумматора.45, Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 Тираж 900 ВНИИПИ Государственного по делам изобретений и 113035, Москва, Ж, Ра