Цифровой фазометр

/ нсти- ьской СР 19 ыть использов сдвигов,ретения ю сти дно сдвига.р допологрефазо аэоме ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОРСКОМУ СВИДЕТЕЛЬСТВ(7 1) Киевский политехническийтут им. 50-летия Великой Октясоциалистической революции(56) Патент США 9 3512085,кл. С 01 К 25/00, 1970.Авторское свидетельство СС1 1128187, кл. С 01 К 25/00,(54) ЦИФРОВОЙ ФАЗОМЕТ (57) Изобретение може эовано для измерения превышающих 360 , Цел является уменьшение и намических измерений Для этого в цифровой нительно введены: четырехвходовыйсумматор 11, динамический регистр 16сдвига и два преобразователя кода 14и 15. Кроме того, фазометр содержитформирователи 1 и 2, входы 3 и 4,блок 5 определения числа циклов, реверсивный счетчик 7 импульсов, управляемый генератор 7 тактовых импульсов, счетчик 8 импульсов, регистры 9 и 12, линию 10 задержки, цифровой индикатор 13, заземленную шину17, шину 18 логической единицы, блок19 установки нуля, блок 20 управления с входом 21 и выходами 22, 23 и24. Предложенный фаэометр позволяетопределить усредненные значения полных фазовых сдвигов по результатамизмерений мгновенных фаэовых сдвигов,редшествующих текущему значению.ремя измерения Т, =1/Г , где Гастота входных сигналов, 2 ил,45 55 Изобретение относится к фазоизмерительной технике и может быть использовано для измерения фазовыхОсдвигов, превышающих 360Целью изобретения является уменьшение погрешности динамических измерений фазового сдвига.На фиг. 1 приведена структурная схема предлагаемого цифрового фаэометра, на фиг. 2 - структурная схема блока управления.Структурная схема цифрового фаэометра (фиг. 1) содержит первый и второй формирователи 1 и 2, входы которых являются входами 3 и 4 фазомет" ра, блок 5 определения числа циклов, входы которого соединены с выходами формирователей 1 и 2, реверсивный счетчик 6 импульсов, входы которого соединены с выходами блока 5 определения числа циклов, управляемый генератор 7 тактовых импульсов, вход которого подключен к выходу формирователя 1, а выход - к синхровходу блока 5 определения числа циклов и счетному входу счетчика 8 импульсов, вход установки нуля которого соединен с выходом формирователя 1, первый регистр 9, входы ш младших разрядов которого подключены к выходам счетчика 8 импульсов, а входы и старших разрядов - к выходам реверсивного счетчика 6 импульсов, вход записи в младшие разряды регистра 9 подключен к выходу формирователя 2 непосредственно, а вход записи в старшие раэряды - к выхсуу формирователя 2 через линию 10 задержки, (ш+и+1)-разрядный четырехвходовой сумматор 1.1, выходы которого через второй регистр 12 подключены (ш+и+1 с) старшими разрядами к цифровому индикатору 13, кроме того, выходы второго регистра 12 (ш+ +и+Е)-разрядами соединены с первой группой входов сумматора 11 непосредственно, а с второй группой входов - через преобразователь 14 кода, третья группа входов сумматора 11 младшими (ш+п) разрядами подключена к выходам первого регистра 9, а соединенными параллельно старшими к-разрядами в ,к старшему (ш+и)-му выходу первого регистра 9, четвертая группа входов сумматора 11 подключена младшими (ш+ +и) разрядами через соединенные последовательно преобразователь 15 кода и динамический регистр 16 сдвига к соответствующим выходам первого 5 10 15 20 25 30 35 40 регистра У, а старшими К-разрядами - к выходу старшего (ш+и)-го разряда преобразователя 15 кода, при этом первый и третий входы переносов сумматора 11 соединены с заземленной шиной 17,а второй и четвертый входы - с шиной 18 логической "1", блок 19 установки нуля, выход которого подключен к входам установки нуля реверсивного счетчика 6 импульсов и первого и второго регистров 9 и 12, блок 20 управления, вход 21 которого подключен к выходу линии 10 задержки, а три выхода блока 20 управления подключены соответственно: первый выход 22 - к входу записи второго ре гистра 12, второй выход 23 - к входу разрешения преобразователя 14 кода, а третий выход 24 - к входу записи . динамического регистра 16 сдвига.Структурная схема блока 20 управления (фиг. 2) содержит последовательно соединенные управляемый генератор 25, вход которого является входом 21 блока 20 управления, делитель 26 частоты с переменным коэффициентом деления, и две линии 27 и 28 задержки, выходы которых соединены соответственно с выходами 24 и 22 блока 20 управления, формирователь 29,вход которого подключен через переключатель 30 к заземленной шине 17, триггер 31, информационный вход которого соединен с заземленной шиной 17, вход установки единицы триггера 31 с выходом линии 28 задержки, а синхровход - с выходом формирователя 29, выход триггера 31 подключен к выходу 23 блока 20 управления. Цифровой фазометр позволяет получать в каЖдом -ом периоде входного сигнала мгновенные значения количества целых фазовых циклов Б; и доли целого цикла ьИ;, содержащиеся в измеряемом фазовом сдвиге, усреднять мгновенные значения полных фазовых сдвигов И 1 = И; + Ь И полученные за 2 периодов входного сигнала,где1, 2, 3, , непосредственно предшествующих -ому периоду сигнала, и выполнять коррекцию результата измерения с учетом начального фазового сдвига М , полученного при установке нуля. Результат измерения полного фазового сдвига Ф определяется в соответствии с выражением",:о 3606 где -- дискрет измерения фазового2сдвига, определенный разрядностью счетчика 8, причем М = 0 для1-2" ф всех 1 ( 2В цифровом фаэометре очередное О усредненное скорректированное значение полного фазового сдвига определяется в каждом периоде входного сигнала. В прототипе каждое новое значение полного фазового сдвига опкределяется через 2 периодов входного сигналаТаким образом, время измерения в предлагаемом устройстве значительно уменьшено по сравнению с прототипом при сохранении высокой 20 точности измерения, достигаемой заксчет усреднения 2 мгновенных значений полных фазовых сдвигов, а также эа счет корректировки результата измерения с учетом начального фазового сдвига.Цифровой фаэометр работает следующим образом.До начала измерений блоком 19 установки нуля производится установка 30 в нулевое состояние реверсивного счетчика 6 импульсов и регистров 9 и 12. Кроме того, код нуля с выхода регистра 9 переписывается в динамический регистр 16 сдвига при подаче на вход З 5 записи последних импульсов с выхода 24 блока 21 управления, Исследуемые гармонические сигналы, фазовый сдвиг между которыми подлежит измерению, поступают с входов 3 и 4 цифрового 40 фазометра на формирователи 1 и 2, которые в моменты времени, соответствующие нуль-переходам входных сигналов, формируют короткие импульсы, При изменении фазового сдвига между 4 Б входными сигналами более, чем нао+360 на соответствующем выходе блока 5 определения числа циклов формируется импульс, который изменяет выходной код реверсивного счетчика 50 6 импульсов на +1. Текущие значения Б;, представленные п-раэрядными двоичными кодами, с выхода реверсивного счетчика Ь переписываются в старшие (ш+п) разряды регистра 9 импульсом с выхода формирователя 2, задержанным линией 10 задержки на время срабатывания блока 5 определения числа циклов и реверсивного счетчика 6. Определение текущего значения доли фазового цикла ъИ осуществляется в ш-разрядном двоичном счетчике 8 при поступлении на его вход последовательности импульсов с управляемого генератора 7 частотой 1=2 Г(гдечастота входных сигналов). Счетчик 8 импульсов устанавливается в ноль импульсами с выхода формирователя 1. При поступлении на вход записи в младшие разряды регистра 9 сигналов с выхода формирователя 2, ш-разрядный двоичный код с выхода счетчика 8 импульсов, соответствующий в зти моменты времени текущему значению доли фазового цикла ьИ1 записывается в младшие разряды регистра 9. Полученные на выходе регистра 9 коды полных фазовых сдвигов М; поступают далее для выполнения арифметических операций,предусмотренных формулой (1), на накапливающий сумматор, образованный собственно четырехвходовым сумматором 11 и регистром 12.Усредненное значение полного фазового сдвига определяется следующим образом. Текущие мгновенные значения М поступают на третью группу входов четырехвходового сумматора 11 для сложения с полученной в предыдущем такте суммой, поступающей на первую группу входов сумматора 11 с выходов регистра 12, Одновременно на четвертую группу входов сумматора 11 приходят коды мгновенных значений полных фазовых сдвигов задержанных диФк намическим регистром 16 сдвига на 2 тактов, т.е. коды М , (прием и сдвиг информации в регистре 16 осуществляется одной и той же последовательностью импульсов, поступающей на вход записи с выхода 24 блока 20 управления), При этом преобразователь 15 кода осуществляет преобразование входного числа Мк в -М к и представление последнего в инверсном коде, а с учетом логической "1" на входе переноса четвертого слагаемого сумматора 11 обеспечивается представление -М; к дополнительным кодом. Таким образом, в каждом следующем, например 1+1 такте измерения, к полученной ранее сумме прибавляютК (1+1)-й отсчет и вычитают (1+1-2 )-й, Полученный после сложения результат запоминается в регистре 12 при поступлении на вход записи последнего(2) т,е, значение полного фазового сдвиРга, усредненное по 2 мгновенным значением М;.Калибровка фазометра выполняется следующим образом. В момент замыкания переключателя 30 формирователь 29 вырабатывает короткий импульс, которым осуществляется запись логического 0 в триггер 31 с его Р-входа. Триггер 31 устанавливается в 1 с приходом очередного импульса с выхода линии 28 задержки на вход установки в единичное состояние, Сформированный на инверсном выходе триггера 31 импульс с выхода 23 блока 20 управления поступает на вход разрешения преобразователя 14 кода. Таким образом, в течение длительности импульса на вторую группу входов сумматора 11, с учетом логической "1" на входе переноса второго слагаемого, поступает число -Мс представленное дополнительным кодом, которое суммируется с полученным ранее результатом и запоминается в регистре 12 при пос 51сигнала с выхода 22 блока 20 управления и отображается индикатором 13.кПри этом операция деления на 2аппаратурно выполняется путем считывания результата суммирования свыходов старших (ш+и) разрядов регистра 12, т.е. со сдвигом на 1 двоичных разрядов,Количество усредненных значенийможет быть выбрано равным 2 , гдер0 - 1. С этой целью в блоке 20управления предусмотрено формирование тактовой последовательности имРпульсов с частотой Г = Г2 , которая формируется последовательновключенным управляемым генератором25 (с коэффициентом умножения 2") иделителем 26 частоты (с коэффициентомделения 2 ), Таким образом, эа периодРвходного сигнала на вход записи регистра 12 поступает 2 импульсов,ра коды М задерживаются в динамическком регистре 16 сдвига не на 2 периРодов, а на 2 периодов входного сигнала. Поэтому цифровым индикатором 13будет индицироваться результат,равный348744 20 25 30 35 40 45 5055 5 10 15 тупленни на вход записи последнегоимпульса с выхода 22 блока 20 управления, совпадающего во времени ссигналом на выходе триггера 31,Цифровой фазометр позволяет определять усредненные значения полныхфазовых сдвигов по результатам 2(где р=О) измерений мгновенных фазовых сдвигов, предшествующих текущему значению. Таким образом, определение каждого нового усредненногозначения полного фазового сдвига осуществляется эа время, равное периодувходного сигнала, т,е. время измерения устройства Т = 1/1,В прототипе каждое новое усредненное значение получают после обнуления регистров фазометра и суммиро-вания следующих 2 результатов измерения мгновенных фазовых сдвигов.Поэтому для прототипа время измерения составляет Т= 2 /Г , Следовательно, выигрыш в уменьшении времени измерения при использовании цифрового фазометра можно оценить отношением Т, /Т=2ИЗМ пр Формула изобретения Цифровой фазометр, содержащий первый и второй формирователи, входы которых являются входами фазометра,блок определения числа циклов (оборотов),входы которого соединены с выходамиформирователей, реверсивный счетчикимпульсов, входы которого соединеныс выходами блока определения числациклов, управляемый генератор тактовых импульсов, вход которого подключен к выходу первого формирователя, а выход - к синхровходу блокаопределения числа циклов и счетномувходу счетчика импульсов, вход установки нуля которого соединен с выходом первого формирователя, первыйрегистр, входы младших разрядов которого подключены к выходам счетчикаимпульсов, а входы старших разрядов -к выходам реверсивного счетчика импульсов, вход записи в младшие разряды первого регистра подключен к выходу второго формирователя непосредственно, а вход записи в старшие раз-ряды - к выходу второго формирователячерез линию задержки, второй регистр,цифровой индикатор, входы которого соединены с выходами второго регист48744 Составитель С.Кулишедактор Ю.Середа Техред М.Ходанич Корректор ч 113035, Москва,аказ 5185/44 Тираж 729 Подпис ВНИИПИ Государс митета СССР по делам иэобр крытий твенного ко етений и от -35, Раушск я наб., д. изводственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4 7 13 ра, блок установки нуля, выход которого подключен к входам установки нуля реверсивного счетчика импульсов, первого и второго регистров, и блок управления, первый выход которого соединен с входом записи второго регистра, о т л и ч а ю щ и й с я тем, что, с целью уменьшения погрешности динамических измерений фазового сдвига, в него введены четырехвходовой сумматор, выходы которого подключены к входам второго регистра, динамический регистр сдвига и два преобразователя кода, выходы второго регистра соединены с первой группой входов четырехвходового сумматора, а с второй группой входов - через первый преобразователь кода, третья группа входов четырехвходового сумматора соединена младшими разрядами с соответствующими выходами первого пегистра, а соединенными параллельно старшими разрядами - с выходомстаршего разряда первого регистра,четвертая группа входов четырехвходового сумматора подключена младшими разрядами к соответствующим выходам второго преобразователя кода, асоединенными параллельно старшимиразрядами - к выходу старшего разряда второго преобразователя кода,входы которого через динамический регистр сдвига соединены с выходамипервого регистра, вход записи динамического регистра подключен к второмувыходу блока управления, первый итретий входы переносов четырехвходоного сумматора соединены с землянойшиной, а второй и четвертый входыпереноса- с шиной логической единицы, блок управления подключен входомк выходу линии задержки, а третьимвыходом - к входу разрешения первогопреобразователя кода.