Цифровой фазовый дискриминатор

(,5) 4 Н у(с,;. у; ТЕПЬСТВУ ТОРСНОМУ СВ елей 1 и за г и ВБ-три тными имп льсами генерааждым измерительсится число,потоным яется 5. Т цикло в. фа я - д ред к 11 з к. пе в РСовому то п входного колнии счета в со б онч рав Ф Ф0 й ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ ОПИСАНИЕ ИЗ(56) Авторское свидетельство СССРУ 924737, кл. С 01 Н 25/00, 1982,(54) ЦИФРОВОЙ ФАЗОВЫЙ ДИСКРИМИНАТОР(57) Изобретение относится к радиотехнике и обеспечивает повышение точности, Цифровой фазовый дискриминаторсодержит формирователи 1 и 2 импульсов, ЯЯ-триггеры 3 и 4, генератор 5счетных импульсов, элементы И 6-9,16, 17 и 22, синхронизатор 1 О, реверсивные счетчики (РС) 11 и 12, регистры 13 и 14, элементы И-ИЛИ 15 и 20,элемент ИЛИ-НЕ 18, счетчик 19, блок21 памяти, В каждом измерительномцикле формируются два мерных импуль -са (МИ), 11 ервый МИ длительностью,пропорциональной фазовому сдвигу .входного колебания относительно опорного, формируется с помощью формиронем останется число, пропорциональное фазоному рассогласованию входного колебания относительно опорного,Для повышения точности производятвесовое усреднение нескольких замероврассогласований, которые соответствуют наличию во входном колебаниисигнальной составляющей, Для этого спомощью ВЯ-триггера 4 формируетсявторой МИ, длительность которого на периоду входного колебания. В РС 12 формируется число, пропорциональное отклонению частоты, В счетчике 19 за ш измерений накапливается чис- С ло, которое используется для исключения аномальных отсчетов фазы, соотв. отсутствию в колебании сигнальной МюаеА составляющеи, и для измерения отшения с/ш при ее наличии, 3 ил.1134Изобретение относится к радиотехнике и может быть использовано вцифровых Фазовых дискриминаторах ииэмерителях.Цель изобретения - повышение точности,На фиг. 1 представлена электрическая структурная схема цифровогофазового дискриминатора; на Фиг. 2 -схема синхронизатора; на фиг, 3 -схема блока памяти,Цифровой фазовый дискриминаторсодержит первый 1 и второй 2 формирователи импульсов, первый 3 и второй4 ВБ-триггеры, генератор 5 счетныхимпульсов, первый 6, второй 7, третий 8 и четвертый 9 элементы И, синхронизатор 10, первый 11 и второй 12реверсивные счетчики, первый 13 ивторой 14 регистры, первый элементИ-ИЛИ 15, пятый 16 и шестой 17 элементы И, элемент ИЛИ-НЕ 18, счетчик19, второй элемент И-ИЛИ 20, блок 21памяти, седьмой элемент И 22.Синхронизатор 10 содержит первый23 и второй 24 счетчики, дешифратор25., первый 26 и второй 27 триггеры,элемент И 28,Блок 21 памяти содержит первый 29и второй 30 триггеры, элемент И 31.Цифровой фазовый дискриминаторработает следующим образом.В момент пересечения входным колебанием нулевого уровня с положительной производной первый формирователь 1 вырабатывает кратковременный импульс, закрывает Я-выход первого ВБ-триггера 3 и открывает Я-выход второго ВБ-триггера 4, открывающий четвертый элемент И 9, через который счетные импульсы генератора 5поступают на вход синхронизатора 1 О,В синхронизаторе 1 О с помощью первого счетчика 23 и дешифратора 25 вырабатываются (например, К = 10) сдвинутые относительно друг друга на время квантования 11 = 1/Б импульсы,из которых с помощью первого 26 ивторого 27 триггеров в каждом измерительном цикле, определяемом периодомвходного колебания, формируются /управляющих импульсов Э 2-1 Э 2-7, аодин раз за каждые п 1 измерительныхциклов с помощью второго счетчика 24и элемента И 28 формируется импульсопроса,Выходные импульсы синхронизатора10, поступающие в соответствующие1542 2 30 5 10 15 20 25 40 45 50 55 моменты времени на управляющие входыэлементов цифрового фазового дискриминатора, управляют его работой,В цифровом фазовом дискриминаторе в каждом измерительном цикле формируются два мерных импульса, Первый имлЦа пульс длительностью . = вв, про 2 иГо порциональной фазовому сдвигу входного колебания , относительно опорного ., формируется с помощью перо фвого 1 и второго 2 формирователей на Ц-выходе первого ББ-триггера 3 и, проходя через открытый первый элемент И 6, открывает второй элемент И 7, через который счетные импульсы генератора 5 поступают на вход первого реверсивного счетчика 11, в который, перед каждым измерительным циклом с помощью управляющих импульсов, поступающих на его разряды, записывается в обратном коде число -Б /2 = = -1,1/2 Г соответствующее Фазовому сдвигу входного колебания на - Т(, В результате ло окончании счета в первом реверсивном счетчике 11 в 1-м измерительном цикле остается число+ 11. = (- 1/2 ,) = 11,.-1,/2,пропорциональное Фазовому рассогласованию входного колебания относительно опорного,Повышение точности измерения фазового сдвига сигнальной составляющей входного колебания относительно опорного достигается за счет весового усреднения 1-х замеров фазовых рарассогласований, которые соответствуют наличию во входном колебании сигнальной составляющей, При наличииэтой составляющей в цифровом фазовомдискриминаторе формируется в цифровомвиде сигнал, характеризующий относительную величину этой составляющей,т,е, отношение сигнал/шум,С целью повышения точности измерения фазы входного сигнала на Я-выходе второго ВБ-триггера 4 Формируется второй мерный импульс, длительность которого с точностью до К периодов частоты счетных импульсов равна периоду входного колебания1- 1/ - К/Г. Этот импульс открывает третий элемент И 8, Счетныеимпульсы генератора 5 поступают насчетный вход второго реверсивногосчетчика 12, в который перед каждым3435 15 де Р(х булированные зн 5 Рала) адч льсы элемента ИЛИна счетный вход Выходные имп Н поступаю 9, в резельных ци чет ате чег чика мери Ш из ливает- оми- параема узов в н а ся число И льному закону етрами (И,одчи ее и распределф) в случ я при измерительным циклом с помощью управляющих импульсов от синхронизатора 10 также записывается в обратном коде число -Б = в .(Г/Г -К) соотОс О 5 ветствующее с точностью до К периодов частоты Г периоду опорного колебания,Б результате по окончании счета во втором реверсивном счетчике 12 в ,1-м измерительном цикле остается чис- ло+ ) 1)1 = (со) 11 015 пропорциональное отклонению частоты входного колебания относительно частоты опорного колебания. Эти числа с помощью управляющих импульсов от синхронизатора 10 записываются во второй 20 регистр 14, на Я-выходах которого формируется модуль числа лБ в2 прямом коде, а на Ц-выходах - модуль числа - 4,Ипоступающего на его вход, в обратном коде, 25 1С помощью первого элемента И-ИЛИпятого .1 б и шестого 17 элементов И и управляющих импульсов от синхронизатора 10 на выходе первого элемента И-ИЛИ 15 формируется модуль выход ного числа (3 М ;), который поступает на вход элемента ИЛИ-НЕ 18, используемого в качестве первого порогового блока, Входы элемента ИЛИ-НЕ 18 подключены к выходам соответствующих разрядов первого элемента И - ИЛИ 15 таким образом, что при воздействии на его управляющий вход сигнала от синхронизатора 10 импульс на выходе элемента ИЛИ-НЕ 18 появляется 40 при (41)11 )Б ,.Если модуль числа ьБа; больше И, импульс на выходе элемента ИЛИ-НЕ 18 не проходит, При этом вероятность формирования импульса на выходе эле мента ИЛИ-НЕ 18 определяется плотностью распределения приращения фазы входного колебания и величиной первого порога 424кополосного шума и (и,Ф ) в слу чае приема смеси сигнала и шума, При больших размерах выборки (ш з 50) биномиальное распределение аппроксимируется нормальным со средним ) и дисперсией шр(1-р).Выходные разряды счетчика 19 подключены к входным разрядам второго элемента И-ИЛИ 20 таким образом, что при воздействии на его .вторые входы управляющего импульса от синхронизатора 10 на выходе второго элемента И-ИЛИ 20 формируется импульсесли выходное число счетчика 19 превышает второй порог )1 , величина которого выбирается из заданных значений вероятности ложной тревоги Ы и пропуска правильного решения р о наличии во входном колебании сигнальной составляющей,пор 2 пп Ы= 1 - .РБ,т-ч. ) интеграла вероятностеи.Выходной импульс второго элементаИ-ИЛИ 20, поступающий на первый входблока 21 памяти и воздействующий наЯ-входы первого 29 и второго 30 триггеров устанавливает Я-выход первоготриггера 29 в единичное состояние.Выходной сигнал триггера 29 открывает седьмой элемент И 22, в результате чего сигнал от синхронизатора 10,проходя через открытый вентиль 22 ипоступая на установочные входы первого регистра 13, переписывает выходноечисло первого реверсивного счетчика11+ й), на выход цифрового фазовогодискриминатора,Если выходное число счетчика 19меньше заданного порога, сигнал синхронизатора 10 не проходит на выходвторого элемента И-ИЛИ 20. В результате этого сигнал синхронизатора 1 Ооткрывает инверсным выходом второготриггера 30 элемент И 31, проходя через который, импульс с выхода синхронизатора переключает триггер 29 внулевое состояние, При этом седьмойэлемент И 22 закрывается, импульсы отсинхронизатора 10 не проходят на установочные входы первого регистра 351 З и соответствующие измерения разности фаз и первого реверсивного счетчика 11 не поступают на выход цифрового фазового дискриминатора, Сигналы синхронизатора 1 О используются также для обнуления счетчика 19, первого 11 и второго 12 реверсивных счетчиков и установки в этих счетчиках соответствующих опорных чисел -И/2 и ИИспользование предлагаемого цифрового фазового дискриминатора, реализующего знаковый алгоритм определения сигнальной составляющей во входном колебании, позволяет существенно повысить точность измерения фазы входного сигнала с лапласовским законом фазовых флюктуаций за счет исключения из выходного потока текущих замеров фазовходного колебания серий аномальных отсчетов фазы, соответствующих отсутствию в этом колебании сигнальной составляющей, и измерения отношения сигнал/шум при наличии в нем сигнальной составляющей, При этом достоверность принятия правильного решения о наличии во входном колебании сигнальной составляющейй=1- (Ы+ р)и точность оценки отношения сигнал//шум входного колебания1/г- /, (1, )достаточно быстро растут с увеличением числа ш независимых отсчетов фазы входного колебания относительно опорного,Формула изобретенияЦифровой фазовый дискриминатор, содержащий последовательно соединенные первый формирователь, импульсов, первый ББ-триггер, первый элемент И и второй элемент И, второй формирователь импульсов, выход которого соединен с другим входом первого ВБ- триггера, второй ВБ-триггер, первый вход которого соединен с выходом первого формирователя импульсов, третий элемент И, первый вход которого соединен с инверсным выходом второго ВБ-триггера, первый реверсивный счет - чик, информационный вход которого соединен с выходом второго элемента И, второй реверсивный счетчик, информа 3542 45 50 55 10 15 20 25 30 35 40 ционный вход которого соединен с выходом третьего элемента И, а также блок памяти и первый и второй регистры, информационные входы которых соединены с выходами первого и второго реверсивных счетчиков соответственно, о т л и ч а ю щ,и й с я тем, что, с целью повышения точности, введены четвертый элемент И, первый вход которого соединен с прямым выходом второго ЕБ-триггера, генератор счетных импульсов выход которого соединен с вторыми входами второго, третьего и четвертого элементов И, последовательно соединенные пятый элемент И, первый вход которого соединен с первым прямым входом второго регистра, первый элемент И-ИЛИ, второй и третий входы которого соединены соответственно с вторым прямым и первым инверсным выходами второго регистра, элемент ИЛИ-НЕ, другой вход которого объединен с вторым входом пятого элемента И, счетчик и второи элемент И-ИЛИ, выход которого соединен с первым входом блока памяти, шестой элемент И, первый вход которого соединен с вторым инверсным выходом второго регистра, а выход соединен с четвертым входом первого элемента И-ИЛИ, седьмой элемент И, первый вход которого соединен с выходом блока памяти, а выход соединен с управляющим входом первого регист - ра, и синхронизатор, вход которого соединен с выходом четвертого элемента И, первый выход соединен с управляющим входом второго регистра, второй выход соединен с вторым входом шестого элемента И, объединенного с вторым входом пятого элемента И, третий выход соединен с вторым входом блока памяти, четвертый выход соединен с вторым входом второго элемента И-ИЛИ, пятый выход соединен с вторым входом седьмого элемента И, шестой выход соединен с управляющими входами первого и второго реверсивных счетчиков, седьмой выход соединен с вторым входом второго ЯБ-триггера и с установочными входами первого и второго реверсивных счетчиков, а восьмой выход соединен с установочным входом счетчика и с третьим входом блока памяти.1343542 оставит Э, Борисовык Корректор А.Тяс Редактор П, Гереши едМ Тира 901 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытийМосква, Ж, Раушская наб д,аказ 113035 5 роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,