Устройство для приема сигналов с однократной относительной фазовой манипуляцией

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 19) 1 4 Н 04 Ь 27 СССР КР 1 Т ОСУДАРСТВЕННЫЙ КОМИТЕ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ИСАНИЕ ИЗОБРЕТЕНИЯ г раныого обов нар во СССР 2, 1983.ИА СИГНАЛО Й фАЗОВО зоватьфор е и ции ехо одер ггер ТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Управление пожарнойГУВД исполкомов Ленинградластного и городского Совных депутатов(54) УСТРОЙСТВО ДЛЯ ПРИЕС ОДНОКРАТНОЙ ОТНОСИТЕЛЬНМАНИПУЛЯЦИЕЙ(57) Изобретение может исся для передачи цифровой иЦель изобретения - повьппеустойчивости. Устройствоблок 1 согласования, Р-три блок 3 сравнения, инверторы 4, 14,17, 18, г-р 5 тактовых импульсов,.блок 6 управления, блоки 7 и 8 памяти, детектор 9 несущей, эл-ты И 10,11, 16, счетчик 12, зл-т И-НЕ 13,КЯ-триггер 15, эл-т 2 И-ИЛИ-НЕ 19.Для нейтрализации помех используютсяэл-ты И 10 и 11, счетчик 12, срабатывающий по положительным перепадамна входах, эл-т И-НЕ 13, инвертор 14и КЯ-триггер, срабатывающий при наличии низкого уровня на одном из входов. Эти эл-ты как бы реализуют реверсивный счетчик-защелку, к-рыйуправляется сигналом с блока 3 и имеет две обратные связи. В п.2 ф-лыдается устр-во блока 3. В п.3 ф-лыдается устр-во блока 6. 2 з.п. ф-лы.2 ил.1 13Изобретение относится к радиотехнике и может быть использовано дляпередачи цифровой информации.Цель изобретения - повьннение помехоустойчивости.На фиг.1 изображена структурнаяэлектрическая схема предлагаемогоустройства; на фиг.2 - структурнаяэлектрическая схема блока управления,Устройство содержит блок 1 согласования, Р-триггер 2, блок 3 сравнения, первый инвертор 4, генератор 5тактовых импульсов, блок 6 управления, блоки 7 и 8 памяти, детектор 9несущей, первый и второй эпементы И10 и 11, счетчик 12, элемент И-НЕ 13,второй инвертор 14, КБ-триггер 15 итретий элемент И 16,Блок 3 состоит из инверторов 17и 18 и элемента 2 И-ИЛИ-НЕ 19.Блок 6 управления состоит из инвертора 20, первого триггера 21, элемента И 22, второго триггера 23 исчетчиков 24 и 25.Устройство работает следующим образом.Входной сигнал подают на блок 1согласования с линией и преобразуютв прямоугольные импульсы,1Рассмотрим случай когда частотанесущего колебания принимаемого сигнала равна скорости передачи посылока манипуляция фазы производится вмомент начала периода несущего колебания.Особенностью сигнала является наличиеврезок", вызванных присутст-.вующими в линии помехами, Эти "врезки могут появляться в любой моментвремени на фронтах или в серединеимпульсов и приводят при демодуляциисигнала к ошибкам.Устройство для приема сигналов соднократной относительной фазовойманипуляцией осуществляет цифровуюобработку сигнала, Управление работой устройства происходит с помощьюблока 6 управления, на вход которогопоступают тактовые импульсы от генератора 5, Частоту следования этихимпульсов выбирают много большей частоты несущего колебания принятогоксигнала, а именно Йт = 2 нинапример Е = 51 2 Г,щ . Эти импульсы, пройдя через инвертор 20 итриггер 21 блока 6 управления, поступают, будучи поделенными на два,на счетный вход Р-триггера 2, на ин 176822 формационный вход которого подают сигнал с выхода блока 1 согласованияс линией, Р-триггср 2 производит привязку входного сигнала к положительным фронтам импульсов, поступающихна его счетный вход,С выхода Р-триггера привязанныйк тактовой частоте сигнал поступаетна один из входов блока 3 сравнения,на другой вход которого подают сигнал с объединенных выходов блоковпамятии 8 На вход блоков памяти,7 и 8 поступают сигналы с выходаР-триггера 2 Блоки памяти 7 и 8 осуществляют задержку сигнала на время,равное длительности посылки принимаемого сигнала Для этого блоки памяти7 и 8 работают поочередно: один - назапоминание, другой - на считывание.Переключение режима работы производится через время, равное длительности посылки принимаемого сигнала, иопределяется работой триггера 23 блока 6 управления и счетчиками 24 и 25,включенными последовательно и работающими циклично. Счетчики 24 и 25 задают также адрес ячеек блоков памяти 7 и 8. Согласно принятой тактовойчастоте счетчики 24 и 25 выполненычетырехразрядньгми, что соотвстствуетделению посылки входного сигнала на256 дискрет, Счетные импульсы на входсчетчика 24, срабатывающего по отрицательному фронту входных импульсови на вход разрешения выборки блоковпамяти 7 и 8 поступают с инверсноговыхода триггера 21. В результатеадреса меняются синхронно с привязкой входного сигнала, а именно подположительный фронт тактовых импульсов, поступающих на счетный входР-триггера 2, тогда как запись и считывание производятся в блоках памяти7 и 8 под отрицательный фронт этих же импульсов т.е. в середине дискре-.ты, когда значения адреса и сигналана входе уже установились.Таким образом блок 3 сравненияпроизводит сравнение сигнала с выхода Р-триггера 2 и задержанного сигнала с объединенного выхода блоков па-.мяти 7 и 8. Блок 3 сравнения реализует функцию равнозначности, т.е. присовпадении сигналов на входе на выходе появляется "1".Предлагаемое устройство позволяетнейтрализовать воздействие помех,Для этого используются элементы И 10131768 3и 11, счетчик 12, срабатывающий по положительным перепадам на входах, элемент И-НЕ 13, инвертор 14 и КБ- триггер 15, срабатывающий при нали. - чии низкого уровня на одном из входов. Все эти элементы как бы реализуют реверсивный счетчик-защелку, который управляется сигналом с выхода блока 3 сравнения и имеет две обратные связи, Импульсы, поступающие 10 на входы счетчика-защелки с выхода блока 6 управления, Формируются в блоке 6 управления при помощи инвертора 20, триггера 21 и элемента И 22 таким образом, чтобы они совпадали 15 с последней четвертью дискреты, так как к этому времени значение сигнала сравнения, поступающего на соответствующие входы элементов И 10 и 11 уже установится. При разрешении блоком 3 20 сравнения сложения импульсов, поступающих с выхода блока управления, он складывает их до определенного значения, например до 64 (четверть посылки входного сигнала), выдает на выходе уровень "1" и запирает свой вход сложения сигналом обратной связи сложения с выхода элемента И-НЕ 13. В случае разрешения блоком 3 сравнения вычитания счетчик-защелка, сохраняя вы ходное состояние "1", вычитает из 64, дает разрешающий уровень в обратной связи сложения, а при достижении нулевого состояния и поступлении очередного импульса меняет свое состоя ние на инверсное (255), закрывая вход вычитания сигналом обратной связи вычитания с выхода инвертора 14 и устанавливая на своем выходе "О".При этом для работы устройства без различно начальное состояние счетчика 12, Так, при включении он может стать в положение между 64 и О. В этом случае открыты оба входа счетчика, а так как на вход устройства 45 ничего не поступает, то текущий и задержанный сигналы совпадают, в результате сравнения разрешено прохождение счетных импульсов на вход вычитания и, вычитая, реверсивный счетчик досчитает до нуля и самоустановится.При появлении в линии несущей на выходе устройства появлется ложный символ, так как на блок 3 сравнения 55 еще не поступает соответствующий задержанный сигнал с объединенных выходов блоков памяти 7 и 8. 4Для устранения этого в схему введены детектор 9 несущей (частоты) и элемент И 16. Детектор 9 несущей (частоты) при появлении сигнала в линии формирует сигнал наличия несущей в линии, который, поступая на второй вход элемента И 16, разрешает прохождение сигнала с выхода КБ-триггера 15 на выход устройства, Детектор 9 несущей (частоты) может быть выпол-, нен в виде последовательно соединенных типовых амплитудного детектора, интегратора и компаратора. При этом постоянную интегрирования выбирают такой, чтобы сигнал на втором входе элемента И 16 появился только через время, большее полутора длительностей посылки принимаемого сигнала.Пусть на входе устройства вначале присутствует неманипулированное несущее колебание и пусть выбран вариант когда при этом сигнал сравнения. разрешает счетчику-защелке вычитание. Тогда счетчик 12 находится. в положении 255, вход на вычитание закрыт сигналом обратной связи вычитания с выхода инвертора 14. При обнаружении манипуляции фазы несущего колебания инверсный сигнал сравнения разрешает счетчику-защелке сложение. При поступлении первого импульса на вход сложения счетчик 12 принимает положение О, снимает запрещающий уровень в обратной связи вычитания и, досчитав до 64, закрывает вход на сложение сигналом обратной связи сложения с выхода элемента И-НЕ 13. При появлении в сигнале сравнения "врезки" разрешается вычитание, снимается запрещающий потенциал в обратной связи сложения и идет вычитание из 64. Но так как длительность "врезки" меньше одной четвертой посылки, то счетчик 12 не доходит до положения О, а по окончании "врезки" опять досчитывает до 64 и закрывает вход на сложение сигналом обратной связи сложения.В результате такой обработки сигналов получаем воздействующие на входы КЯ-триггера 15 сигналы, которые формируют на его выходе сигнал, не содержащий в себе "врезок". формула изобретения 1. Устройство для приема сигналовс однократной относительной фазовой5 131 манипуляцией, содержащее блок согласования, генератор тактовых импульсов, блок управления, блок сравнения, первый инвертор, два элемента И, вто - рой инвертор, выход которого соединен с К-входом КЯ-триггера, о т л и ч а - ю щ е е с я тем, что, с целью повышения помехоустойчивости, в него введены детектор несущей Э-триггер, два блока памяти, счетчик, элемент И-НЕ и третий элемент И, причем выход блока согласования соединен с Э-входом Р-триггера, С-вход которого соединены с первым выходом блока управления, вход которого соединен с выходом генератора тактовых импульсов, второй выход блока управления соединен с первым входом первого блока памяти, третий выход блока управления соединен с первым входом второго блока памяти, четвертый и пятый выходы блока управления соединены соответственно с объединенными вторыми и объединенными третьими входами первого и второго блоков памяти, четвертые входы которых соединены с выхо-. дом П-триггера, подключенным к первому входу блока сравнения, второй вход которого соединен с выходами первого и второго блоков памяти, выход блока сравнения через первый инвертор соединен с первым входом первого элемента И, второй вход которого соединен с выходом элемента И-НЕ, подключенным к Н-входу КБ-триггера, выход которого соединен с первым входом третьего элемента И второй вход которого соединен с выходом детектора несущей, вход которого соединен с входом блока согласования, выход второго инвертора соединен с первым входом второго элемента И, второй вход которого соединен с выходом блока сравнения, третьи входы первого и второго элементов И объединены и соединены с шестым:выходом блока управ" ления, выходы первого и второго эле 7 б 82ментов И соединены с соответствующими входами счетчика, первый выходкоторого соецинен с первым входомэлемента И-НЕ, второй вход которогосоединен с выходом второго инвертора, вход которого соединен с вторымвыходом счетчика.2. Устройство по п.1, о т л и -ч а ю щ е е с ятем, что блок срав нения состоит из двух инверторов и1элемента 2 И-ИЛИ-НЕ, причем вход первого инвертора соединен с первым вхадом элемента 2 И-ИЛИ-НЕ и являетсяпервым входом блока сравнения, вы ход первого инвертора соединен с вторым входом элемента 2 И-ИЛИ-НЕ, входвторого инвертора объединен с третьим входом элемента 2 И-ИЛИ-НЕ и является вторым входом блока сравнения, 2 О выход второго инвертора соединен счетвертым входом элемента 2 И-ИЛИ-НЕ,выход которого является выходом блока сравнения.3. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок управления состоит из инвертора, элементаИ, двух триггеров и двух счетчиков,причем вход инвертора объединен спервым входом элемента И и являетсявходом блока управления, выход инвертора соединен с входом первоготриггера, прямой выход которого является первым выходом блока управления, инверсный выход первого тригге ра соединен с вторым входом элементаИ входом первого счетчика и является четвертым выходом блока управления, выходы счетчиков являются пятымвыходом блока управления, соответст вующий вход первого счетчика соединенс входом второго счетчика, соответст .вующий выход которого соединен с входом второго триггера, прямой и инверсный выходы которого являются со ответственно вторыми третьим выходами блока управления, шестым выхода;которого является выход элемента И.1317682 Н.Лазареваар Корректор Г,Решетн СоставителТехред В.Кад А.Леж н а аз 2437/ В 130 но-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 изводств Тираж 638Государственногоелам изобретений Москва, Ж, Ра Подписноекомитета СССРи открытийушская наб., д.