Измеритель частотных ошибок

(19) 50 4 С О 1 К 23/00 ГОСУД ПО ДЕ НИЯ лИБ. ,юл.В 7заочный элт связисов;8)видетельст01 К 23/06иде тельство04 В 3/46,оте о СССР1958.СССР1980. ееиерат г,ВЕННЫЙ ИОМИТЕТ СССР ИЗОБРЕТЕНИЙ И ОТКРЫТИ ОПИСАНИЕ ИЗОБР М АВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретениетехнике и можетустройствах контзионных частотноналов. Цель изобфункциональных вства. Измеритель ЧАСТОТНЫХ ОШИБОК относится к радио- найти применение в роля и синтеза преци -модулированных сигретения - расширение озможностей устрой- частотных ошибок со держит синхронизатор 1, смесители 2 и 3, полосовые фильтры 4 и 7 и фаовращатель 8. В устройство введены лок 9 выборки-запоминания, регистр 0 памяти, фильтр 11 нижних частот и блок 12 формирования кода фазы, вклю" чающий накопители 13 и 14 кодов, сумматоры 15 и 16, коммутаторы 17 и 18 и инвертор 19. Введенные элементы и образованные новые функциональные связи позволяют уменьшить время перестройки измерителя и обеспечить его работу на начальном участке контролируемого сигнала. При соответственном изменении структуры блока 12 формирования кода фазы измеритель частотных ошибок может использоваться для контроля ошибок в сигналах с нелинейным полиноминальным законом изменения частоты. 3 ил.Изобретение относится к радиотехнике и может найти применение в устройствах контроля и синтеза прецизионных частотно-модулированных сигналов, в том числе сигналов с линейноичастотной модуляцией (ЛЧМ), широкоиспользуемых в радиолокации, системсвязи и измерительной технике.Цель изобретения - расширениефункциональных возможностей за счет уменьшения времениперестройки измерителяобеспечения его работы на начальномучастке контролируемого сигнала,На фиг. 1 представлена функциональная схема измерителя частотных, ошибок; на фиг. 2 - эпюры, поясняющие работу устройства; на фиг. 3временные диаграммы сигналов на пятвыходах синхронизатора.Измеритель частотных ошибок содежит синхронизатор 1, первый 2 и второй 3 смесители, первый полосовойфильтр 4, линию 5 задержки, фазовыйдетектор 6, второй полосовой фильтр7, фазовращатель 8, блок 9 выборкизапоминания, регистр 10 памяти,фильтр 11 нижних частот, блок 12 Фомирования кода фазы, в который входят первый 13 и второй 14 накопители кодов, первый 15 и второй 16 сумматоры, первый 17 и второй 18 коммутаторы и инвертор 19.В устройстве первые входы первого 2 и второго 3 смесителей соединены ь ежду собой и с входом устройства, выход первого смесителя 2 черезпоследовательно соединенные первыйполосовой фильтр 4 и линию 5 задержки подключен к первому входу Фазового детектора б, выход второго смесителя 3 через второй полосовойфильтр 7 подключен к второму входуфазового детектора б, а выход фазовращателя 8 соединен с вторым входовторого смесителя 3, Разряды кодаскорости регистра 10 памяти соединены с первым входом первого сумматора 15, кодовым входом первого нако"пителя 13 кодов и первым входом первого коммутатора 17, а разряды кодачастоты подключены к первому входувторого сумматора 16, выход которогсоединен с управляющим входом фазовращателя 8, Выход первого накопителя 13 кодов подключен к второму вхоБСоз 2 в Е+ Ий )Н=ЦСоз 2 йЕ й+вЧ(с при С С-С) +)(Й) при Йй1291890 2ду первого сумматора 15, выход которого подсоединен к второму входу первого коммутатора 17, выход которогосоединен с кодовым входом второго5 накопителя 14, выход которого подключен непосредственно и через инах вертор 19 к первому и второму входамвторого коМмутатора 18. Управляющийвход последнего подсоединен к знаковому разряду кода скорости регистраи 10 памяти, а выход - к второму входу второго сумматора 16. Выход фазового детектора 6 через фильтр 11нижних частот подключен к сигнальному входу блока 9 выборки-запоминания. Первый и второй выходы синхронизатора 1 соединены соответственнои с тактовыми и установочными входамипервого 13 и второго 14 накопителейр- кодов, а третий - с управляющим входом первого коммутатора 17, четвертый выход подключен к стробирующемувходу блока 9 выборки-запоминания,а пятый соединен с вторым входомпервого смесителя 2 и сигнальнымвходом фазовращателя 8.р Входящий в состав измерителя частотных ошибок регистр 10 памяти при.измерении ошибок в ЛЧМ сигналах содержит информацию о коде начальнойчастоты К, и коде скорости К.хнчастотной модуляции. В соответствиис этими кодами в блоке 12 формирования кода Фазы вырабатывается код,35 обеспечивающий автоматическое поддержание нуля измерителя как в режиме контроля начальной частоты, таки при контроле ошибок во время частотной модуляции при любых параметрах модулированного сигнала,Синхронизатор 1 посредством умножения и деления частоты Г опорногоколебания вырабатывает высокочастот"м ное колебание с частотой К , в не".сколько раз превышающей максимальнуюдевиацию частоты измеряемого сигнала, а также два сигнала тактовойчастоты Е в .1/Т и два, строба (фиг.3).Строб с второго. выхода синхронизатора 1 определяет также начало формирования ЛЧМ сигнала в исследуемомо генераторе.Измеритель частотных ошибокгде Б - амплитуда исследуемого сигнала;1 в .Фазовая ошибка;- момент начала ЛЧМ сигнала;Ч - скорость частотной модуляции.До начала модуляции, т.е. до момента времени С , на входах фазового детектора 6 присутствуют сиг- налы 5 1 О П, (е) =Б, Соя 27 (Г+Г, ) (-2)+(г.-Т); 0 И) =0 Соя 2 и (и+с ) е У (е) +(е)15 25 ф(Г) =2(н+с ) =2 (н+с ) сает==2 ьцК при СаС н о фгде с 1=2 , Я=О,1,2,3,6После начала модуляции и до момента времени С +ь на входах фазоового детектора 6 присутствуют сигналыЦ, И) =П, Соя 2" Н+й,) (Е-с)+(-с); ЗО+Ф(е)+(с) Для правильной работы измерителя частотных ошибок сдвиг фаз на времен 40 ном интервале ,+ должен меняться следующим образом: ф(Е)= 1(-Е )2+9( ) при Е +"о=сС Фо о о "- о 45При й С + на входах фазового детектора 6 присутствуют сигналы Б,(С)=Б,Соя 2 о(йн+Г,.)(С-о)+ .К;Ч(-,-оо) 2+4 И- ,)3; 50 Б(Т) =Ц 2 Соя 2 н Им+с)С+11 ЧИ-с )+ +Не)+ Ме)1 В этом случае фазовый сдвиг необходимо менять по закону(С) =Ф(Е, +(,)+2 Ч И-,- приС,+Т. (3) где Г - частота колебания на пятомсвыходе синхронизатора 1; ф (с) - сдвиг фаз, требуемый длянастройки нуля измерителя.Для того, чтобы измеритель регистО рировал частотные ошибки(С)= И) - -(С-,)1 /7 необходимо до начала модуляции обеспечить в фазовращателе 8 сдвиг фаз Таким образом, для правильной настройки измерителя частотных ошибок необходимо сформировать код управления фазовращателем 8, который был бы постоянен до начала модуляции (1), менялся по квадратичному закону (2) на интервале Г, Г, + и был линейным (3), начиная с С, + Соответствующий такому фазовому сдвигу код вырабатывается в блоке 12 формирования кода фазы. В соответствии с этим кодом фаза высокочастотного сигнала с частотой 1 дискретно меняется (фиг: 2). Дискретность этого изменения приводит к появлению ошибок измерения, начиная с момента времени Со. Для их исключения после фильтра 11 нижних частот, осуществляющего фильтрацию суммарной частоты поступающих на входы фазового детектора 6 сигналов, включен блок 9 выборки- запоминания, стробируемый в моменты времени о+1 сТ, где 1 с=О, +1, +2, +3,, т.е. тогда, когда желаемое значение сдвига фазы и значение фазы, реализуемое в фазовращателе 8, одинаковы. Напряжение на выходе блока 9 выборки-запоминания пропорционально отклонению частоты (Т) от закона частотной модуляции, т,е.е,(1 ст) = осУ ЬТ)где- коэффициент пропорциональностиВходящий в измеритель частотных ошибок блок 12 формирования кода фазы работает следующим образом.На первый вход первого сумматора 15, кодовый вход первого накопителя 13 и первый вход первого коммутатора 17 поступают соответственно коды О, 5 К; К; с 1 К, причем коды О, 5 К и с 1 Е получаются соответствующим сдвигом разрядов кода К.До начала модуляции первык 13 и второй 14 накопители кодов обнулены н на выход блока 12 проходят без изменения дробные разряды кода частоты, т.е. код с 1 К -епС(цК ). Здесь знакн иеп () - оператор выделения целой части. В момент времени 1 на устаоновочный вход блока 12 формирования кода фазы с второго выхода синхронизатора 1 поступает строб, с приходом которого начинается тактирование первого 13 и второго 14 накопителей кодов. По этому же стробу с второго выхода синхронизатора 1 в контроли 1291890руемом исследуемом генераторе начинается формирование ЛЧИ сигнала.В интервале вренени й; й +7 выход первого сумматора 15 через первый коммутатор 17 подключен к кодовому входу второго накопителя 14. При этом на выходе накопителя 14 кодов в моменты времени С -Сн+Т, С -1 м + +2 Т, с-+ЗТ, , яТ формируются меняющиеся по квадратичному закону коды 0,5 К, 2 К; 4,5 К,0,5 ЧК, где йсТ. С приходом на первый коммутатор 17 в момент времени+ь управляющего строба сотретьего выхода синхронизатора 1 на кодовый вход второго накопителя 14 кодов поступает код ЧК и на его выходе в моменты времени- +(о+1)Т, Ео-+(я+2)Т, ,-Е+(ц+З)Т и т.д. Формируется код, меняющийся по линейному закону и принимающий значения О, 5 Ч К+ЧК; 0,5 Ч К+2 ЧК , 0,5 Ч К+ЗЧК и т.д. При положительном знаке скорости ЧМ эти коды через второй коммутатор 18 поступают на второй сумматор 16 без изменения, а при отрицательном - после прохождения через инвертор 19.Полный код, управляющий работой фазовращателя 8, формируется во втором сумматоре 16. Величина дискрета фазовращателя 8 непосредственно сказывается на точности измерения частотных ошибок. Реально существующие фазовращатели имеют в зависимости от диапазона частот дискретность установки фазы от единиц до долей градуса.При соответственном изменении структуры блока 12 формирования кода фазы измеритель частотных ошибок может использоваться для контроля ошибок в сигналах с нелинейным поли- номинальным закономизменения частоты. Формула изобретения Измеритель частотных ошибок, содержащий синхронизатор, фазовращатель первый и второй смесители, первые входы которых соединены между собой и с входом устройства, выход первого 5 10 15 20 25 30 смесителя через последовательно соединенные первый полосовой фильтр илинию задержки подключен к первомувходу фазового детектора, выход второго смесителя через второй полосовойфильтр подключен к второму входу фазового детектора, а выход Фазовращателя соединен с вторым входом второго смесителя, о т л и ч а ю щ и йс я тем, что, с целью расширенияфункциональных возможностей, в неговведены блок выборки-запоминания,Фильтр нижних частот, регистр памятии блок формирования кода фазы, включающий в себя первый и второй накопители кодов, первый и второй сумматоры, первый и второй коммутаторы иинвертор, причем разряды кода скорости регистра памяти соединены спервым входом первого сумматора,кодовым входом первого накопителякодов и первым входом первого коммутатора, а разряды кода частоты подключены к первому входу второго сумматора, выход которого соединен с управляющим входом фазовращателя, выход первого накопителя кодов подключен к второму входу первого сумматора, выход которого подсоединен квторому входу первого коммутатора,выход которого соединен с кодовымвходом второго накопителя, выход которого подключен непосредственно ичерез инвертор к первому и второму входам второго коммутатора, управляющий вход которого подсоединен к знаковому разряду кода скорости регист"ра памяти, а выход подключен к второму входу второго сумматора, выход фазового детектора через фильтр нижних частот подключен к сигнальномувходу блока выборки-запоминания, первый и второй выходы синхронизаторасоединены соответственно с тактовыми и установочными входами первого ивторого накопителя кодов, третийс управляющим входом первого коммутатора, четвертый выход подключен кстробирующему входу блока выборкизапоминания, а пятый - соединен свторым входом первого. смесителя исигнальным входом фазовращателя..г г Составитель В. Новоселовк Техред Л.Сердюкова Корректор М. Самборская ктор И. Д Тираж 731 ПИИПИ Государственного комитета СССо делам изобретений и открытийМосква, Ж, Раушская наб., д. писно аказ 227/4 В 4 113 одственно-полиг ическое предприятие, г. Ухгород, ул. Проектная, 4