Устройство для контроля цифровых блоков

ОЮЗ СОВЕТСКИХОЦИАЛИСТИЧЕСНИРЕСПУБЛИК 1287 6 Г 11 26 ЕНИЯ С 8 ИДЕТЕЛЬСТВ Н АВТОРСН БЛОКОВ (57) Иэлительн и техн но дляЦель чение пользов объекто ся увел проо ко спече и, где и - ч 1 рсс ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ ИЗО(56) Авторское свидетельство СССРР 633019, кл. С 06 Р 11/00, 1976.Авторское свидетельство СССРУ 607218, кл. С 06 Г 11/00, 1975.(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ ие относится к вычисике и может быть исконтроля цифровых ю изобретения являет- глубины контроля за ия контроля -го трольных точек контролируемого блока) в заданных допустимых пределахизменения. Устройство содержит блок5 синхронизации, генератор 1 тестов,узел 2 связи с объектом, схему 4сравнения, эталонный блок 3, коммутатор 6, переключатель 7,. блок 8индикации, блок 9 переключателей,цифроаналоговый преобразователь 10,первыйи второй пороговые элементы11 и 12, первый и второй мультивибраторы 14 и 15, элемент НЕ 13, элементы И 16.1 и 16.2, элемент ИЛИ 19,элемент ИЛИ-НЕ 18, элемент 20 коммутаций (с тремя устойчивыми состояниями), Устройство позволяет проверить наличие "состязаний" между сигналами в цепях контролируемого блока. 2 ил.Изобретение относится к вычислительной технике и может быть использовано для контроля цифровых блоков.При проектировании цифровых блоков не всегда можно учесть разброс 5и Флуктуацию временных характеристикцепей прохождения сигналов, что случайным образом определяет верную иневерную последовательность сигналов,обуславливая тем самым появление"состязаний" ("гонок") этих сигналов, проявляющих себя в неустойчивыхсбоях,Цель изобретения - увеличение глубины контроля за счет обеспеченияконтроля -го процесса (1=1п)фи - число контрольных точек контролируемого цифрового блока) в заданных допустимых пределах изменения.На фиг. 1 показана блок-схема201 предлагаемого устройства; на фиг. 2временная диаграмма формирования задержки сигнала.Устройство (Фиг,1) содержит генератор 1 тестов, группу узлов 2 согласования потенциалов, блок 3 памятиэталона, схему 4 сравнения, блок 5синхронизации, коммутатор б, шину 7задания режима работы устройства,блок 8 индикации, шину 9 задания предела изменения контролируемого .-гопроцесса устройства, цифроаналоговый преобразователь (ЦАП) 10, пороговые элементы 11 и 12, элемент НЕ 13,мультивибраторы 14 и 15, элементыИ 16 и 17, элемент ИЛИ-НЕ 18, элементИЛИ 19, элемент 20 коммутации,Тесты, по которым проверяется цифровой блок не выявляют наличия нсостязаний" ("гонок") между различнымисигналами в цепях блока. Наличие "состязаний" ("гонок") приводит к появлению неустойчивых неисправностей(сбоев) при работе блока. Поэтому 45блок, проверенный только по функциональным тестам, может иметь при работе трудно диагностируемые сбои. Устройство контроля позволяет выявлятьналичие "состязаний" ("гонок") между50различными сигналами в цепях контролируемого блока, благодаря искусственновводимой задержке сигнала, участвующего (или подозреваемого в участии)в "состязаниях" "гонках". "Гонка"сигналов описана в том случае,"когдасигналы сдвинуты относительно другдруга на незначительное время аг., измеряемое обычно в пределах одно-двух десятков наносекунд. Тогда разброс и флуктуация характеристик цепей прохождения сигналов (задержек и Фронтов цифровых элементов) может привести к:изменению последовательности прохождения сигналов, участвующих в "гонках", а, следовательно, и к сбою (разброси Флуктуация задержек и Фронтов цифровых элементов как показывает .опыт может сдвинуть сигнал в пределах одного-двух десятков наносекунд).. Поэтому величина искусственно вводимой задержки сигналов для выявле 11ния гонок не превышает несколькодесятков наносекунд, Если в этих пределах изменения задержки сигналовпроисходит сбой, то делается вывод,чтоподозреваемый" сигнал участвуети 11в гонках , Если же сбоя не происходит, то величина искусственно вводимой задержки не увеличивается, а"подозреваемый" сигнал считается неучаствующим в "гонках",Таким образом, ограниченная величина искусственно вводимой задержкисигналов позволяет выявлять истинные "гонки сигналов в цепях цифровых блоков.Назначение отдельных элементовустройства, ЦАП 10 предназначен дляпреобразования величины вводимойзадержки, заданной в двоичном коде,в аналоговый сигнал (напряжение) иможет быть реализован, например, намикросхемах 572 ПА 1 А.Пороговые элементы 11 и 12 необходимы для установки уровней сигнала, между которыми должна осуществляться задержка этого сигнала, Пороговые элементы могут быть реализованы, например, на ИМС 521 СА 1,Мультивибраторы 14 и 15 предназначены для формирования импульсов,длительность которых определяет величину искусственно вводимой задержки сигнала, причем время парализации мультивибраторов превышает длительность вводимой задержки.Элемент 20 коммутации с тремяустойчивыми состояниями, выполняющий Функции двунаправленных формирователей сигналов, предназначен длясопряжения устройства контроля и контрольной точки цифрового блока, накотором вводится искусственная задержка сигнала. (может быть реализован, например, на микросхемахК 589 АП 16).1287зУстройство работает.,следующимобразом.Генератор 1 тестов под действием 1блока 5 синхронизации вырабатываеттесты проверки, которые подаются напроверяемыи блок через группу 2 .узч5лов. Реакция блока поступает черезузлы 2 на схему 4 сравнения. Блок 3под действием синхросигналов блока 5синхронизации считывает значения 10реакции, соответствующие исправномупроверяемому блоку. На шине 9 в двоичном коде задается величина искусственно вводимой задержки того сигнала, который "подозревается" в участии в "состязаниях. При этом выход элемента 20 подключаетея к тойконтрольной точке контролируемогоблока, в которой находится "подозреваемый" сигнал. Задержка этого сигнала осуществляется следующим образом (Фиг.2).Задерживаемый сигнал поступаетна входы пороговых элементов 11. и 12.При достижении сигнала уровня срабатывания порогового элемента 11(этот уровень соответствует уровнюлогического "0"), срабатывает пороговый элемент 11. Под действием положительного перепада мультивибратор ЗО14 вырабатывает импульс, длительность которого определяется величиной напряжения, подаваемого на вход мультивибратора 14 с выхода ЦАП 10, который преобразует заданную величину задержки из двоичного кода в направление, В результате на выходе элемента И-НЕ 18 образуется уровень логического "0", который, воздействуя на управляющий вход элемента 20, пе реводит его из третьего безразличного состояния в состояние, позволяющее пропускать на свой выход входной сигнал, находящийся на информационном входе, а так как на выходе элемента ИЛИ 19 образуется уровень логического "0" то и на выходе элемента 20появляется уровень логического 0Поэтому прекращается нарастаниепереднего положительного фронта подозреваемого в состязании" сигнала, . и вместо этого устанавливается уровень логического "0". По заднему Фронту импульса, Формируемого мультивибратором 14, на выходе элементаИЛИ-НЕ 18 устанавливается уровеньлогической "1", переводя тем самымэлемент 20 в третье (безразличное)состояние. И только тогда начинается 164 нарастание передового положительного Фронта подозреваемого" сигнала, осуществляя задержку переднего фронта; на величину- длительности импульса, вырабатываемого мультивибратором 14.При нарастании переднего фронта задержанный сигнал достигает уровня срабатывания порогового элемента 12 (этот уровень соответствует уровню логической 1 ).Следует отметить что при достижении переднего фронта задержанного сигнала уровня логического О первый пороговый элемент 11 не срабатывает, так как время "парализации мультивибраторов 14 и 15 превышало длительность искусственно вводимой задержки.При достижении переднего фронта задержанного сигнала уровня логической "1" срабатывает пороговый эле- . мент, но так как его выходной сигнал инвертируется, то мультивибратор 15 не срабатывает, и задержанный сигнал продолжает нарастать до верхнего уровня "подозреваемого" сигнала. Затем начинает формироваться задний Фронт "подозреваемого" сигнала, При достижении задним Фронтом уровня логической " 1" (уровня срабатывания порогового элемента 12) срабатывает пороговый элемент 12 и мультивибратор 15 вырабатывает импульс, длительность которого определяется величиной напряжения, подаваемого с выхода ЦАП 10, которое определяет задержку ь заднего Фронта "подозреваемого" сигнала (очевидно, что величины задержки переднего и заднего фронтов одинаковы).В результате на выходе элемента ИЛИ-НЕ 18 образуется уровень логического "0", который, воздействуя на управляющий вход элемента 20 вновь переводит его из третьего ("безразличного") состояния в состояние, позволяющее пропускать на свой выход входной сигнал. Так как на выходе элемента ИЛИ 19 образуется уровень логической "1", то и на выходе элемента 20 появляется уровень логической "1". Поэтому прекра" щается спад заднего фронта "подозреваемого" сигнала, и вместо этого устанавливается уровень логической1По заднему фронту импульса, генерируемо го мультивибратор ом 1 5 на вы1287164 6 5ходе элемента ИЛИ-НЕ 18 устанавливается уровень логической "1", переводя тем самым элемент 20 в третье безразличное состояние. И только тогда начинается спад заднего фронта "подозреваемого" сигнала., Так осуществляется задержка заднего фронта "подозреваемого" сигнала на величину ьт В итоге "подозреваемый" сигнал полностью задерживается на 10 величину задержки ь .Выявление наличия "состязания" осуществляется следующим образом. Выход коммутационного элемента с тремя устойчивыми состояниями элемента 15 20 подключается к той точке контролируемого объекта, в которой находится "подозреваемый" в "состязаниях сигнал (это может быть любая цепь объекта контроля). Затем задается 20 величина задержки этого сигнала и генератор 1 тестов под действием блока 5 синхронизации вырабатывает тесты проверки. В случае совпадения эталонной реакции и реакции блока по всем тестам при заданной задерж-ке, задается новое большое значение задержки, и вновь осуществляется проверка по всем тестам Пределы изменения величины задержки опреде- ЗО ляются конкретным типом логического блока, обуславливающим определенный разброс и флуктуацию временных характеристик его цепей.Если в заданных пределах измене ния задержки сигнала осуществляется прохождение всех тестов, то делаетсявывод, что "подозреваемый" сигнал неучаствует в "состязаниях", в иномслучае делается вывод о наличии "состязания" и месте его нахождения,что позволяет соответствующим образом корректировать схемные решенияконтролируемого блока. Таким образом, подключаясь к различным точкам 45контролируемого блока, его можно полностью проверить на наличие "состязаний",Если рассмотреть входную комбина цию (00) на прямых входах элементов И 16 и 17, то можно увидеть, что в этом случае на выходах обоих элемен-, тов И 16 и 17 будут присутствоватьи0 и, следовательно, на выходе ИЛИНЕ 18 будет "1", которая переведет элемент 20 в безразличное состояние. Это обстоятельство использовано в схеме устройства, что проиллюстрировано временной диаграммой на фиг.2,Входную комбинацию 00 нельзя в данномслучае рассматривать как запрещенную", так как этот код подается навходы элементов И 16 и 17,Таким образом, элементы И 16 и 17и элемент ИЛИ-НЕ 18 обеспечивает формирование сигналов, представленныхна временной диаграмме.Следует отметить, что о наличиипостоянной логической "1" на выходеэлемента ИЛИ 19 правомерно только длятрех входных комбинаций 00, 01 и 11.При наличии же четвертой оставшейсявходной комбинации 10 на выходе элемента ИЛИ 19 будет присутствоватьуровень логического "0" (входнойсигнал, равный логической "1" напервом входе ИЛИ 19 инвертируется ипо ИЛИ складываются два входных сигнала, равных логическому "0"),Таким образом, элемент ИЛИ 19 обеспечивает формирование сигналов, представленных на временной диаграммена фиг. 2,Формула изобретения Устройство для контроля цифровых блоков, содержащее блок синхронизации, схему сравнения, блок индикации, коммутатор, генератор тестов, блок памяти эталона, причем первый выход блока синхронизации соединен с синхровходом генератора тестов, второй выход блока синхронизации соединен с входом считывания блока памяти эталона, группа выходовкоторого соединена с первой группой входов схемы сравнения, о т л и ч а ю щ е е с я тем, что, с целью увеличения глубины контроля за счет обеспечения контроля .-го процесса (х п и ; число контрольных точек контролируемого цифрового блока) в заданных допустимых пределах изменения, устройство содержит группу узлов согласования потенциалов, цифроаналоговой преобразователь, два пороговых элемента, элемент НЕ, два элемента И, элемент ИЛИ-НЕ, элемент ИЛИ, элемент коммутации и два мультивибратора, причем группа выходов генератора тестов соединена с первой группой входов узлов согласования потенциалов группы, первая группа выходов которого соединена с группой информационных входов контролируемого цифрового блока, группа выходов кото, Пюбареба д ге еое Выхоо апачЮ е 3.неустоцчибыеоето,гнюВыход щрогобоготнента ьь 4 уВыходарогобогОэлммж ВыходноетибидФтораа В,уй нео ВыхИнултибоРратора РХВыход лоемента ж ыхоЮ боенагмю Составитель А,Сиротскаехред А.Кравчук орректор;М.Демчи Редактор Ю.СереТираж 694 ВНИИПИ Государст по делам изоб 113035, Москва, Заказ 77 Подписноемитета СССРоткрытийская наб., д, 4/5 нноготений35, Ра Производственно-полиграфическое предприятие, г,ужгород Проектная, 4 рого соединена с второй группой информационных входов узлов согласования потенциалов группы, втораягруппа выходов которого соединенас второй группой входов схемы сравнения, выход "неравно" которой соединен с информационным входом коммутатора, выход которого соединен синформационным входом блока индикации, группа информационных входовкоммутатора подключена к шине зада-.ния предела изменения контролируемого 1-го процесса устройства, а также к информационным входам цифроаналогового преобразователя, выход ко,торого соединен с входами заданиядлительности импульса первого и второго мультивибраторов, выход первого мультивибратора соединен с прямым входом первого элемента И и с инОверсным входом элемента ИЛИ, выходкоторого соединен,с информационным входом элемента коммутации, управляющий вход которого соединен с выходом элемента ИЛИ-НЕ, первый и второй входы которого соединены с выходами первого и второго элементовИ и инверсными входами соответственно второго и первого элементов И,выход элемента коммутации соединенс входами первого и второго пороговых элементов и подключен к -й .контрольной точке контролируемого цифрового блока, выход первого порогового элемента соединен с запускающимвходом первого мультивибратора, выход второго порогового элемента соединен через элемент НЕ с запускающимвходом второго мультивибратора, выход которого соединен с прямым вхо,дом второго элемента И и прямым входом элемента ИЛИ, а управляющий входкоммутатора подключен к шине заданиярежима работы устройства,