Аналого-цифровой преобразователь

(51)4 Н 03 М 1/ ПИСА АВТОРСКОМУ фг Ю у 1-49, р еобразо малых 982, вателЭВМ,с. 48Эл с. 5 ектро3,тение относит цифрового пре может быть ис ствующих инфо к технианало разован сигналов и в быстроде пользовано рмационногде находя ды обработ й ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ(57) Из обреся мерительных системах,именение цифровые мето ки аналоговои ин ормации. елью и 80,1282327 ретения является упрощение консции и повышение быстродействиялого-цифрового преобразователя р ллельно-последовательного типа засчет уменьшения количества применяемых параллельных преобразователей счетырех до трех и применения болеепростых устройств и за счет, выполнеыя коррекции погрешностей старшихразрядов (результата первой ступенипреооразования) одновременно с процессом преобразования во второй ступени без дополнительных затрат времени. Устройство содержит параллельные преобразователи 1-3, ЦАП 4, усилитель 5 разностного сигнала, счетчик б, компаратор 7, триггер 8, усилитель 9 разностного сигнала, устройство 10 кодирующей логики с элементами И 11, 12, ИЛИ 13, выходнойрегистр 14, 1 з.п. ф-лы, 3преобразователей 2 и 3 и выбора правильного кода на выходе одного изних. Задачу выбора правильного кода 55 второй ступени преобразования реша 1 128232Изобретение относится к технике аналого-цифрового преобразования сигналови может быть использовано в быстродействующих информационно- измерительных системах, где находят применение цифровые методы обработки аналоговой информации.Цель изобретения - повышение надежности за счет упрощения преобразователя и повышение быстродействия, 10На фиг.1 показана функциональная схема преобразователя; на фиг.2 шкалы первой и второй ступеней преобразований (с целью упрощения рисунка количество разрядов используемых параллельных АЦП полагается равным трем - И = 3); на фиг.3 - временная диаграмма работы аналого-цифрового преобразователя.Устройство содержит преобразователи 1-3 напряжения в код, цифроаналоговый преобразователь (ЦАП) 4, первый усилитель 5 разностного сигнала, счетчик 6, компаратор 7, триггер 8, второй усилитель 9 разностного сигнала, устройство 10 кодирующей логики, состоящее из первой 11 и второй 12 групп элементов И, группы элементов ИЛИ 13 и 2 И-разрядный выходной регистр 14. Ввведение указанных узлов позволило исключить из схемы преобразователя (фиг.1), кроме одного М-разрядного АЦП во второй ступени, сумматор дополнительного кода. Кроме того, введение новых эле ментов и связей между ними дало возможность осуществлять коррекцию погрешностей в коде первой ступени преобразования одновременно с процессом преобразования во второй ступени без 40 дополнительных затрат времени, что повысило быстродействие преобразователя.Устройство работает следующим образом, 45В начале каждого цикла работы осуществляется. грубое И-разрядное преобразование входного напряжения Нс помощью первого преобразователя 1 (первая ступень преобразова ния ). Результат грубого преобразования (выходной код первой ступени преобразования) с помощью высокоточного ЦАП 4 преобразуется в аналоговый сигнал Бд.В отличие от известного устройства в преложенном разность напряжений Н, и Б,д всегда имеет одну и 7ту же полярность т.е. (Н -Н ) О.ЧЧП Для обеспечения этого условия на вход "Аналоговый нуль" преобразователя 1 подается начальное смешение, равное П, = Ц , где Н - квант преобразователя (фиг.2). В результате этого код первои ступени преобразования иа выходе всегда или неимеет погрешностей, или в нем отсутствует единица младшего разряда.Эо обеспечивает выполнение условия(О- Б,д )О,При этом, если впроцессе преобразования в коде первой ступени имеется потеря единицымладшего разряда, то выходное напряжение усилителя 5 будет превышать уровень Ц 2 , т.е. Н(фиг,2). В этом случае на выходеусилителя 9 будет такое напряжение,которое было бы на выходе усилителя5 при отсутствии потери единицымладшего разряда, и выполняется уснапряжение Н имеет значения нахоЧ2дящиеся внутри диапазона равильных преобразований преобразователя3 (фиг.2).Если же в процессе преобразованияв коде первой ступени погрешностиотсутствуют, то напряжение Нбудетиметь значения, находящиеся внутридиапазона от нуля до Н 2 (диапамРзон правильных преобразований преобразователя 2 на фиг,2),Таким образом, если в процессе.преобразования в коде первой ступени погрешности отсутствуют, то правильное значение усиленного разностного напряжения имеет место на выходе усилителя 5, а если в коде первой ступени имеется потеря единицы младшего разряда, то на выходе усилителя 9. Поэтому получение правильногокода второй ступени преобразования впредлагаемом устройстве заключаетсяв одновременном (параллельном) преобразовании напряжений обоих усилителей 5 и 9 соответственно с помощью ют компаратор 7, триггер 8, первая 11 и вторая 12 группы элементов И, группа элементов ИЛИ 13, 1282327Вторая ступень преобразования начинается с момента подачи на входы управления преобразователей 2 и 3 управляющего напряжения. Этот момент соответствует времени, равному1 (время преобразования преобразователя 1) + 1 (время цифроаналогового преобразования ЦАП 4) +Т (время,затрачиваемое усилителями 5 и 9 на усиление разностного входного 10 сигнала до достижения установившегося выходного напряжения) от начала преобразования (фиг.3).Компаратор 7 путем сравнения выходного напряжения усипителя 5, рав ного (Б- У)2, с пороговым напряжением, равным У 2 , вырабатыНвает управляющий сигнал, который через триггер 8 подается на входы первой 11 и второй 12 групп элементов 20 И для осуществления выбора правильного кода второй ступени преобразования, а также на суммирующий вход счетчика 6 для коррекции погрешности кода первой ступени. Причем коррекция осуществляется в счетчике одновременно с выполнением второй ступени преобразования путем добавления единицы младшего разряда к коду первой ступени (фиг.3). 30Откорректированный код первой ступени с выхода счетчика 6 подается на выходной регистр 14 и образует в нем старшие И разрядов выходного . кода преобразователя. Выбранный 35 правильный код второй ступени с выхода группы элементов ИЛИ 13 подает, ся на соответствующие входы выходного регистра и образует младшие И разрядов выходного кода преобра- щ зователя.К моменту окончания процесса преобразования на выходе устройства (в выходном регистре) формируется 2 И-разрядный выходной код. На этом один цикл преобразования заканчивается. Общее время преобразования предложенного устройства меньше общего времени преобразования,известного практически на время выполне ния суммирования 2 И-разрядного двоичного кода в сумматоре дополнительного кода. Это обстоятельство приводит к увеличению быстродействия преобразователя. 55 Формула изобретения1, Аналого-цифровой преобразователь, содержащий первый преобразователь напряжения в код, выходы которого через цифроаналоговый преобразователь соединены с первым входом первого усилителя разностного сигнала, второй вход которого объединен со входом первого преобразователя напряжения в код и является входной шиной, а выход подключен ко входу второго преобразователя напряжения в код, выходы которого соответственно соединены с первой группойинформационных входов устройства кодирующей логики, вторая группа информационных входов которого соединена с выходами третьего преобразователя напряжения в код, о т л и - ч а ю щ и й с я тем, что, с целью повышения надежности за счет упрощения преобразователя и повышения быстродействия, в него введены компаратор, триггер, второй усилитель разностного сигнала, выходной регистр и счетчик, цифровые входы которого соединены соответственно с выходами первого преобразователянапряжения в код, выходы подключены к входам старших разрядов выходного регистра, а счетный вход объединен с первым управляющим входом устройства кодирующей логики и соединен с прямым выходом триггера, инверсный выход которого подключен к второму управляющему входу устройства кодирующей логики, а вход соединен с выходом компаратора, первый входкоторого подключен к шине порогового напряжения, второй вход соединен с выходом первого усилителя разностного сигнала, с первым и вторым входами которого объединены соответственно первый и второй входы второго усилителя разностного сигнала, третий вход которого является шиной эталонного сигнала, а выход подключен ко входу третьего преобразователя напряжения в код, причем выходы устройства кодирующей логики соединены со входами соответственно младших разрядов выходного регистра,2. Преобразователь по п.1, о т -л и ч а ю щ и й с я тем, что в немустройство кодирующей логики выполнено на первой и второй группе элементов И и группе элементов ИЛИ, выходы которых являются выходами устройства кодирующей логики, первые входы соединены с соответствующими выходами первой группы элементов И,12823 ю ф Ю 7 юроя сюулеьи ореодроэоАжио первые входы которых объединены иявляются первым управляющим входомустройства кодирующей логики, а вторые входы образуют вторую группу информационных входов устройства кодирующей логики, вторые входы группыэлементов ИЛИ соединены с соответст 27 Бвующими выходами второй группы злементов И, первые входы которых объединены и являются вторым управляющимвходом устройства кодирующей логики,а вторые входы образуют первую группу информационных входов устройствакоцирующей логики1282327 аременноя диагронно роботы предлагаемого АЦПНачало лреоброзобанияlй чола бтарай абонич етуаени ареодрав креня чу- ареадрозобани. креня Задержки комлоротора 7 в 1,юЖржки триггера б 11 ф ареня быйора лрабильнаго кадо с.генами 11 и ИЯл 10, 11, 1 е-1 Риг т Составитель В.МахнановТехред М.Ходанич Корректор Л Пилипенко Редактор В,Данко Заказ 7286/58 Тираж 899 Подписное ВНИИПИ Государственного комитета СССР по деламизобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5