Устройство для вывода информации

ЬСТВУ нко средствМир 1 ИНФО ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИ 21) 3900066/24-2422) 22.05.8546) 15.11.86, Бюл. Р 4272) К.М.Ценных и В.П.Куче53) 681.327.8(088.8)56) Кофрон Дж. Техническиикропроцессорных систем.983, с. 155.Патент Японии Р 57-3117л, С 06 Р 3/00, 1982.54) УСТРОЙСТВО ДЛЯ ВЫВОДАМАЦИИ(57) Изобретение относится к областивычислительной техники и может бытьиспользовано для вывода данных из электронных клавишных вычислительных машин во внешние блоки памяти. Целью изобретения является повышение быстродействия устройства. Поставленная цель достигается введением в устройство второго элемента И, преобразователя кода, распределителя импульсов, формирователя пачки импульсов. Преобразователь кода содерзит элемент НЕ, шифратор, первую и вторую группы элементов И и элементы ИЛИ. Введенные блоки позволяют выводить информацво с естественной в клавишных ЭВМ формой представления чисел с учетом плавающей запятой, с учетом того, чтоинформация динамически изменяется, а Е синхросигналы представлены в фазоимпульсном коде. 1 з.п. ф-лы. 3 ил.Изобретение относится к вычислительной технике и может быть использовано для вывода данных из электронных клавишных вычислительных машин.во внешние блоки памяти,Целью изобретения является повышение быстродействия,На фиг. 1 представлена блок-схемапредлагаемого устройства; на фиг, 2 -блок-схема преобразователя кодов; нафиг. 3 - диаграммы работы устройства,Устройство содержит (фиг. 1) микропроцессор 1, с которого выводится.информация, триггер 2, счетчик 3,блок 4 памяти, первый и второй элементы ИЛИ 5 и 6, генератор 7, первыйи второй элементы И 8 и 9, преобразователь 10 кода, распределитель 11импульсов, Формирователь 12 пачекимпульсов. Кроме того, устройство содержит (Фиг, 2) элемент НЕ 13, шифратор 14, первую и вторую группыэлементов И 15 и 16, элементы ИЛИ 17.Устройство для вывода информацииработает следующим образом.В исходном состоянии счетчик 3 иФормирователь 12 пачки импульсовзаблокированы сигналом логической"1", по шине "Вывод", Выходная информация микропроцессора 1 поянляется поразрядно на его ныходах и поступает на преобразователь 10 кода, аФазоимпульсно-кодиронанные разрядныесигналы микропроцессора 1 поступают.на входы формирователя 12 пачки импульсов.С приходом сигнала "Вывод" (Фиг,3 а) снимается блокировка со счетчика 3, а Формирователь 12 Формируетпачку импульсов (фиг. 3 б), числакоторых соответствуют числу разрядоввыводимой информации. Причем первыйимпульс в пачке совпадает по Фазе сразрядным сигналом, соответствующиммладшему (старшему) разряду выводимой информации, второй импульс совпадает со следующим разрядным сигналом и тд,Передним Фронтом каждого импульса из пачки запускается распределитель 11 импульсон, который вырабатывает четыре импульса, сдвинутых относительно один другого на один такт выходной частоты генератора 7 (фиг, Зд, е, ж, з), Первым из этих импульсов триггер 2 устанавливается в единичное состояние, третьим сбрасывается в нулевое состояние (Фиг, 3 л) а 270762преобразователь 10 кода в первомслучае выдает код запятой, во втором - преобразованный код разрядавыходной информации микропроцессора 1,Сигналы (фиг. 3 к), поступающиена счетный вход" счетчика 3 с выходаэлемента ИЛИ 6 устанавливают адресблока 4 памяти, а сигналы (Фиг. 3 к)1 О с элемента ИЛИ 5 осуществляют записьинформации в блок 4 памяти. Однакозапись кода запятой возможна лишь в томслучае, когда с выхода запятой микропроцессора 1 на входы элементов И 815 и 9 поступит разрешение (сигналзапятой). В этом случае за времядействия разрядного сигнала адресблока 4 памяти изменяется дважды,и дважды поступит сигнал записи20 (фиг. 3 и, к), Первым сигналом осуществляется записькода запятой, авторым - запись информации, соответствующей данному разрядному сигналу.По окончании последнего импульса25 формирователя 12 и сигнала "Вывод"устройство переходит в исходное состояние.Для нормального Функционированияустройства сигнал "Вывод" должен3 О быть длительностью не менее двух периодов частоты разрядных сигналов,в противном случае возможен вывод невсех разрядов информации,Код знака ныводится аналогично разряду числовой информации. При использовании устройства для вывода такой информации, код запятой у которой выводится в отдельном такте, а синхросигналы представлены число-импульсным кодом, необходимо обеспечить подачу на входы элеменИ 1 т тон И 8 и 9 сигнала логического 0 В этом случае код запятой будет выводиться аналогично разряду числовой информации.Преобразователь кода 10 (фиг. 2) содержит шифратор 14, элемент НЕ 13, первую и вторую группу элементов И 15 и 16 и элементы ИЛИ 17, Шифратор 14 предназначен для преобразования выходного кода микропроцессора 1. Так при использонании микропроцессоров К 145 серии необходимо преобразовать выходной семисегментный код в более удобный для дальнейшей обработки, например 2/10 код. Шифратор в этом случае может гредставлять собойкомбинационную схему, реализующуюследующие зависимости:ь2 =А ЕВЕС;2 =АРВ Е;г2 =ВР А Е С А С;32 =АфВРС;где 2 , 22 , 2 - разряды 2/10 кода;гАВЕРС - переменные сегментного кодаВ зазисимости от сигнала триггера 2, поступающего на первые входы первой группы элементов И 15 и через элемент НЕ 13 - на первые входы второй группы И 16 элементов на выходе преобразователя 10 кода присутствует преобразованный код микропроцессора 1, либо код запятой, который предварительно устанавливается на вторых входах первой группы элементов И 15.Положительный эффект от введения в предлагаемое устройство новых узлов и блоков заключается в возможности вывода с микропроцессоров во внешние блоки памяти информации с естественной формой представления чисел, у которой код запятой появляется в со- Фответствующем такте одновременно с разрядом выводимой информации и информации, представленной в динамическом виде, а синхросигналов - в фазоимпульсном кодеФормула изобретения1. Устройство для вывода информации, содержащее триггер, счетчик, блок памяти, первый и второй элементы ИЛИ, генератор и первый элемент И, выход которого соединен с первым входом 1 первого элемента ИЛИ, выходы счетчика соединены с входами первой группы блока памяти, выходы которого являются выходами устройства, выход второго элемента ИЛИ соединен с вторым входом счетчика, второй вход второго элемента ИЛИ соединен с вторым .входом триггера, 5 1 О 15 20 25 30 3540 45 50 о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены второй элемент И, преобразователь кода, распределитель импульсов, формирователь пачки импульсов, входы группы и вход которого являются соответственно входами первой группы и первым входом устройства, первый вход счетчика соединен с входом формирователя пачки импульсов, выход которого соединен с первым входом распределителя импульсов, первый выход . которого соединен с первым входом триггера и вторым входом второго элемента И, первый вход которого соединен с вторым входом первого элемента И и является вторым входом устройства, выход генератора импульсов соединен с вторым входом распределителя импульсов, второй, третий и четвертый выходы которого соединены соответственно с первым входом первого элемента И, вторым входом триггера и вторым входом первого элемента ИЛИ, выход последнего соединен с входом блока памяти, входы второй группы которого соединены с выходами преобразователя кода, входы группы которого являются входами второй группы устройства, выход триггера соединен с входом преобразователя кода, выход второго элемента И соединен с первым входом второго элемента ИЛИ2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что преобразователь кода содержит шифратор, элемент НЕ, первую и вторую группу элементов И, элементы ИЛИ, выходы которых являются выходами преобразователя кода, входы шифратора и вторые входы элементов И первой группы являются входами группы преобразователя кода, вход элемента НЕ соединен с первыми входами элементов И первой группы и является входом преобразователя кода, выходы шифратора соединены соответственно с вторыми входами элементов И второй группы, первые входы которых соединены с выходом элемента НЕ, выходы элемента И пер" вой и второй групп соединены соответственно с входами элементов ИЛИ.роектная. 4 ВНИИПИ Государственног по делам изобретений113035, Иосква, Ж, Рауш открытии ая наб д. 4/5