Логарифмический преобразователь

(504 С 0 ИСАНИЕ ИЭОБРЕТЕНИ 1 13 у,1 АВТОРСКОМ ИДЕТЕЛЬС ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(5 б) Авторское свидетельство СССРВ 959073, кл. С 06 Р 7/556, 1980.Авторское свидетельство СССРУ 1196860, кл, С 06 Р 7/556,21.06.84.(57) Изобретение относится к цифровой вычислительной техникеи можетбыть использовано при построенииспециализированных вычислителей, информационно-измерительных систем,гибридных функциональных преобразователей и цифровых устройств для обработки сигналов в реальном времени.Цель изобретения - сокращение оборудования. В сост авь преобразователявходят регистр, коммутатор, два блока памяти, два сумматора, группаэлементов И и элемент ИСКЛЮЧАЮЩЕЕИЛИ. Уменьшение объема памяти достигается за счет использования кусочнолинейной функции коррекции, аппроксимирующей разность между исходнойфункцией и ее линейным приближением,а также за счет использования симметрии функции коррекции, устранениядвузначности функции коррекции н введения третьего канала коррекции.Преобразователь целесообразно использовать для логарифмического преобразования 8-16-разрядных чиселпри восстановлении и сжатии сигналов, при цифровой нелинейной обработке звуковых и видеосигналов в устройствах реального времени, а также дляповышения производительности микропроцессорных систем. 2 ил.1 12 б 9Изобретение относится к цифровой вычислительной технике и может быть использовано при построении цифровых устройств для обработки сигналов, информационно-измерительных систем, специализированных вычислителей и гибридных функциональных преобразователей.Цель изобретения - сокращение оборудования, 10На фиг. 1 приведена структурная схема логарифмического преобразователя; на фиг. 2 - эпюры, поясняющие принцип преобразования.Логарифмический преобразователь 15 содержит регистр 1, коммутатор 2, второй 3 и первый 4 блоки памяти,второй и первый сумматоры 5 и б, группу элементов И 7, элемент ИСКЛЮ-. ЧАЮЩЕЕ ИЛИ 8. 20 Работа преобразователя основана на кусочно-линейной аппроксимации Функции у=1 оя (1+х), х е О,1). Из графика воспроизводимой Функции у(х) и аппроксимирующей прямой линии (фиг, 2 а) видно, что код х содержит часть информации о величине у и является грубым приближением исходной функции. Разность между функцией у=1 ор,(1+х) и ее линейным приближением ду,(х)=1 ор, (1+х)-х (фиг. 2 Б). Построим функцию ч,(х) следующим образом:1хе 0 )2 з ф 2 30 35 Ч, (х) 1(1-х) х е -- 1).2392 Из фиг. 2 б следует, что 9, (х) симметрична относительно оси, проведенной через точку х = 1/2. Таким образом, определение о, (х) на интер.(4) Значения функций Ф (х), Ф (х) и ьу,(х) запоминаются в блоках памяти и служат для получения точного результата преобразования, выступая в роли корректирующих функций. Анализ корректирующих функций показыва ет, что Р (х) ,2; ду (х) ( 2; Р 4 (х) макс "Таким образом, объемы блоков памяти, необходимых для запоминания сегмент х 6 О - -): уЬ)14г 1 1сегмент х с - -- -):у(х)="4 ф 2 12 б 31вале О, в -) сводится к операции сдвига на три разряда влево, а определение Я, (х) на интервале1 ,1)может выполняться аналогично, еслив качестве аргумента брать дополнение х до 1, что возможно ввиду симметрии функции Ф(х),На фиг. 2 6 показана пунктиромразность между функциями ду, (х) иЧ,(х), т.е. ду = ду(х) - Ф, (х).Построим функцию(х), которая будет симметричным отображением ду(х).1для х е-- 1) относительно постгроенной оси (фиг. 2 6 ). Вследствиепостроенной симметрии при переходечерех х = 1/2 в качестве аргументаФ,(х) следует брать дополнение х до1, тогда Ф (х) будет совпадать с1Лу (х) на сегментев в , 1), а на1сегменте С, в -) ду,(х) определяется (Фиг. 2 ) как сумма р (х) иду (х). Построим функцию ср,(х),1х(, - -) таким образом (фиг. 2 д),чтобы%(х), х(,х) 2 Ь) ф макс э Гэ . ) э где х - значение аргумента х, при котором функция Ц (х) принимает максимальное значение бмаксНа Фиг.2 е показана функция разности %.,(х) - ч ь (х) - 42 (х) хЕ - -)2 которую необходимо учитывать при определении Ч,(х) через Фз (х) на сегменте-- в ,), Тогда итого 1 142вые уравнения преобразований можно записать следующим образом:3 1269функции Р,(х), ду (х) и Ф, (х),равны соответственно й у (к) = (и - 5) 2" ; (5)5 ЯьУ (к)=(п - 6) 2 2 = (и - 6) 2" ; (6) 126вом и втором выходах разрядов регистра 1, что соответствует сегменту1 3--- -), Супса х + Р (х) х +441 У + %1 (х) - Ю,(х) или х + р, (1-х), х + Р (1-х) - %(1-х) образуется на(9) 25 Из итоговых уравнений преобразований (1) - (4) видно, что корректирующая Функция а у(х) на сегменте1) не используется а в качест-1 302Уве аргумента функций Ф,(х), 41 з (х) %л(х) для х12 берется дополнение х до единицы, т.е. его обратный код. Таким образом, работа коммутатора 2 заключается в том, что для1х Е О в -) он пропускает значения2х без изменения, а для х, 1) значения аргумента х инвертируются, 40 а работа группы элементов И 7 заклю 1 чается в том, что для х Е О, ) она пропускает значения Ьу (х) на входы сумматора 6. 45Управление коммутатором 2 и группой элементов И 7 осуществляется старшим разрядом кода аргумента х. Значения корректирующей функции 19 (х) хранятся в блоке 3 памяти и 501 1 используются на сегментах-- в -)42 и2 ф 4) при этом управление блоком 3 памяти осуществляется эле ментом ИСКЛЮЧАЮЩЕЕ ИЛИ 8, активный сигнал на выходе которого Формируется при различных состояниях на перДополнительная двойка в выражении 10 (6) учитывает двузначность (в математическом смысле) Функции Ь у(х).Иэ выражений (5) и (6) следует, что хранения значений корректирующих Функций 9 (х) и ьу(х) можно ис пользовать один блок памяти с общим полем адресов, содержащий две группы выходов. Тогда для запоминания корректирующих функций необходимо два блока памяти, объемы которых со ответственно равны выходах сумматора 5, причем преобра 1зование вида Ч 1= - з х или б, =1(1-х) выполняется путем соеди 2 зкения выходов коммутатора с (и) входами второй группы младших разрядов сумматора 5, что соответствует пространственному сдвигу на три разряда влево кода аргумента х или (1-х), т.е. умножению аргумента на2 Операция вычитания б (х) также обеспечивается на сумматоре 5, при этом в блок 3 памяти значения записы.ваются в дополнительном кодеОкончательный результат преобразования формируется на выходе сумматора 6 после суммирования значений Р,(х) и ау (х), выбираемых из блока 4 памяти, и значения, получаемого на выходе сумматора 5.Логарифмическийпреобразователь имеет однородную структуру и полностью комбинационный принцип работы, его отличает также простота схемной реализации, что позволяет выполнить преобразователь в интегральном исполнении, при этом уменьшается объем используемой памяти в 1,4-1,5 раза. Наиболее целесообразным является использование логарифмического преобразователя для и = 8-16, что позволяет испольэовать его при цифровой нелинейной обработке сигналов в системах реального времени.Формула изобретенияЛогарифмический преобразователь, содержащий регистр, первый и второй блоки памяти, коммутатор, первый и второй сумматоры, причем вход преоб" разователя соединен с входом регисгра, разрядные выходы которого, с второго по (и)-й соединены с информационными входами коммутатора, где и - разрядность аргумента, выход первого разряда регистра соединен с управляющим входом коммутатора, выходы которого, кроме последнего, соединены с адресными входами первого блока памяти, выходы младших5 12691 разрядов которого соединены с входами с шестого по и, первой группы первого сумматора, выход которого соединен с выходом преобразователя, разрядные выходы регистра соединены с входами первой группы второго сумматора, выходы которого соединены с входами группы первого сумматора, выходы коммутатора соединены с разряднымн входами, с пятого по и, 1 О второй группы второго сумматора, о тл и ч а ю щ и й с я тем, что, с целью сокращения оборудования, в него введены группа элементов И и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй разрядные выходы регистра соединены соответственно с первым и вторым входа в26 Ьми элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходкоторого соединен с управляющим входом второго блока памяти, выходы которого соединены с разрядными входами, с восьмого по и, третьей группы второго сумматора, разрядные выходы, с второго по (п), коммутатора соединены с адресными входамивторого блока памяти, выходы старшихразрядов первого блока памяти соединены с информационными входамигруппы элементов И, выходы которойсоединены с разрядными входами, сседьмого по п, третьей группы первого сумматора, выход первого разрядарегистра соединен с управляющимивходами группы элементов И.