Устройство цикловой синхронизации

СОЮЗ СОжТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 П 9) 80(и) 504 Н 04 Ь 7/О ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТНРЫТИЙ ОБРЕТЕНИЯЛЬСТВУ ОПИСА к двт 0 РСН 05 К. Юрченко ьство СССР 08, 1977.М. А. Основытем передачи,(57) Изобретение может быть использовано в. синхронных системах передачи ;данных разного типа. Цель - повышение н быстродействия и помехоустойчивости. д Устройство содержит регистр сдвига е 1, два дешифратора 2 и 3, два элемен- р та И 4 и 5, блок проверки чередова- п ;ния кодов (БПЧК) 6, элемент НЕТ 7, м два накопителя 8 и 9, элемент ИЛИ 10, Р распределитель импульсов (РИ) 11, Д блок выделения тактовой частоты 12 и з 2845558/24-0930.11,7923.09.86. Бюль У.Г. К. Болотин и Ю621.394.662(088.8Авторское свидете836, кл. Н 04 1 7вин Л. С Плоткиноения цифровых сивязь, 1971, с. 114.1.УСТРОЙСТВО ЦИКЛОВО кодовый разделитель (КР) 13. Сигйап на выходе БПЧК 6 появляется только при чередовании сигналов на его входе. При наличии сигналов в каждом цикле на выходе БПЧК 6 заряжается накопитель 9 и на его выходе появляется сигнал синфазной работы. Этот сигнал разрешает декодирование информации, поступающей в КР 13 и вьщеленной им, а также заряд накопителя 8 и выдается наружу. Сигналы с выхода БПЧК 6 через элемент ИЛИ 1 О осущест-, вляют запуск РИ 11, который управлят записью и декодированием информаи в КР 13. При отсутствии сигнапов а выходе БПЧК 6, КР 13 прекращает Ж екодирование информации и выдачу е на выход. Если состояние синфазной аботы устройства нарушается, то оно ереходит в режим поиска синхрониза, Цель достигается введением дешифЯ атора 3, БПЧК 6 и элемента ИЛИ 10. аны варианты выполнения БПЧК 6, 3 .п. ф-лы, 3 ил.1 125Изобретение относится к областипередачи данных и может быть использовано в синхронных системах передачи разного типа.Цель - повышение быстродействияи помехоустойчивости.На фиг. 1 представлена структурная электрическая схема устройствацикловой синхронизации; на фиг, 2схема блока проверки чередования кодов, первый вариант выполнения; нафиг. 3 - то же, второй вариант выполнения.Устройство цикловой синхронизациисодержит регистр 1 сдвига, первьпЪ ивторой дешифраторы 2 и 3, первый ивторой элементы И 4 и 5, блок 6 проверки чередования кодов, элемент НЕТ7, первый и второй накопители 8 и 9,элемент ИЛИ 10, распределитель 11импульсов, блок 12 выделения тактовой частоты, кодовый разделитель 13,блок 6 проверки чередования кодов(первый вариант) содержит элементИЛИ 14, триггеры 15, элементы И 16;блок 6 проверки чередования кодов(второй вариант) содержит элементИЛИ 14, триггеры 5, первые элементыИ 16, вторые элементы .И 17.Устройство цикловой синхронизацииработает следующим .образом,Групповой цифровой сигнал (непрерывная последовательность бинарныхединиц и нулей) поступает на регистр1 сдвига, кодовый разделитель 13 иблок 12 выделения тактовой частоты,который осуществляет выделение изгруппового сигнала тактовой частоты(частота телеграфирования), котораянеобходима для работы распределителя11 импульсов.Поступающий групповой сигнал продвигается по разрядам регистра 1сдвигаС выхода регистра 1 сдвигакомбинации принимаемых элементов сообщения (посылок),в параллельном коде поступают на входы первого и второго дешифраторов 2 и 3. Каждая комбинация символов на входах, первого ивторого дешифраторов 2 и 3, аналогичная одной из фазирующих комбинаций,вызывает формирование сигнала на вы ходе соответствующего дешифратора 2или 3,Если устройство находится в состоянии синхронизма, то отдельные сигналы с выходов первого и второго дешифраторов 2 и 3 совпадают по времени95042 5055 5 О 15 20 25 ЗО 35 40 45 с тактовым сигналом распределителя 11 импульсов, поступающим один раз за цикл. При этом на выходах соответствующих элементов И 4 и 5 попеременно (через один цикл) появляются сигналы, соответствующие по времени моменту опознания фазирующих комбинаций, Блок 6 осуществляет проверку чередования поступающих на его входы сигналов, Сигнал на выходе блока 6 но- является только при чередовании сигналов на его входе.При наличии сигналов в каждом цикле на выходе блока 6 сигналы на выходе элемента НЕТ 7 отсутствуют. Поэтому первый накопитель 8 не заряжен и сигнал на его выходе отсутствует. Так как в случае синфазной работы сигналы на входе элемента НЕТ 7 присутствуют в каждом цикле, а сигналы на выходе элемента НЕТ 7 отсутствуют, то второй накопитель 9 заряжается и на выходе второго накопителя 9.появляется сигнал синфазной работы. Этот сигнал разрешает декодирование информации, поступающей в кодовый разделитель 13, и ее выдачу на выход кодового разделителя 13, разрешает работу первого накопителя 8 (переводит его в режим готовности к поддержанию синфазной работы, т.е. разрешает заряд первого накопителя 8) и выдается наружу, т.е, на другие уст" ройства приемной части аппаратуры, например индикацию.Кроме того, сигйалы с выхода блока 6 поступают на элемент ИЛИ 10. Выходные сигналы с выхода элемента ИЛИ 10 осуществляют запуск распределителя 11 импульсов, который управляет записью и декодированием инфор" мации в кодовом разделителе 13. Та" ким образом, запуск распределителя 11 импульсов осуществляется один раз в начале цикла принимаемого группового сигнала в одни и те же моменты времени, т,е. устройство находится в состоянии синфазной работы,Ложные синхрогруппы аналогичные фазирующим комбинациям и выделенные первым и вторым дешифраторами 2 и 3 из группового сигнала вследствиеслучайного сочетания нулей и единиц информации в групповом сигнале, не совпадают по времени с сигналом на соответствующих входах первого и второго элементов И 4 и 5 формируемым один раз за цикл, а следовательно, 1259504 4не проходят через первый и второй элементы И 4 и 5 и не участвуют в процессе работы блока 6, первого и второго накопителей 8 и 9 и распределителя 11 импульсов. 5При кратковременных искажениях фазирующих комбинаций (например, изза воздействия помех или при сбоях синхронизации в системах более высокого порядка)сигнал на выходе блока 10 6 временно отсутствует. В этом случае элемент НЕТ 7 оказывается открытым и сигнал.с выхода распределителя 11 импульсов, формируемый в конце цикла работы распределителя 1 им пульсов (фактически при его остановке), поступает через элемент НЕТ 7 на первый и второй накопители 8 и 9. Этот сигнал сбрасывает счетную схему .второго накопителя 9 в нулевое состояние, но уровень сигнала синфазной работы на выходе второго накопителя 9 остается, так как его сброс осуществляется лишь при поступлении сигнала сброса на выход накопителя 8, 25Так как на выходе второго накопителя 9 присутствует сигнал, разрешающий работу первого накопителя 8, то сигнал с выхода элемента НЕТ 7 проходит через первый накопитель 8 на 30 вход кодового разделителя 13, одновременно заряжая первый накопитель 8 на одну единицу. Этот сигнал, проходя через элемент ИЛИ 1 О, запускает распределитель 11 импульсов на следующий цикл работы. Таким образом, запуск распределителя 11 .импульсов проходит в тот же момент времени, что.и при. наличии фазирующих комбинаций, поэтому нарушения синхронизма 40 не происходит и устройство продолжает работу уже в состоянии поддержания синхронизма.Кроме того, сигнал автозапуска поступает на вход кодового разделителя 13 и выдается наружу, т,е, на другие устройства приемной части аппаратуры, например индикацию. В зависимости от режима работы кодового разделителя 13 сигнал авоозапуска либо.не оказывает влияния на его работу, либо (режим повышенной достоверности) запрещает декодирование и выдачу информации на выход разделителя 13.В случае отсутствия Фазирующих 55 комбинаций в следующих циклах работа продолжается аналогичньщ образом до тех пор, пока первый накопитель 8 не окажется заряженным. Появление доэтого момента времени сигнала йа выходе блока 6 (т,е. обнаружение комбинаций на прежних временных позициях)приводит к сбросу ранее заряженногопервого накопителя 8 в нулевое состояние. Этот же сигнал через элементИЛИ 10 объединения проходит на распределитель 11 импульсов, запускаяего. Таким образом, устройство вновьпереходит в режим синфазной работы.Если теперь вновь произойдет кратковременное пропадание фазирующихкомбинаций, то работа устройства ничем не отличается от описанной, т,е,устройство вновь перейдет в режимподцержания синфазной работы..При отсутствии сигналов на выходеблока 6 в Ь подряд следующих циклахгде Ь - коэффициент накопления первого накопителя 8), т,е. при зарядепервого накопителя 8 на его выходеформируется импульс сброса, которыйпереводит второй накопитель 9 в нулевое состояние. В результате на его,выходе появляется нулевой уровень,а следовательно, кодовый разделитель13 прекращает декодирование информации .и ее выдачу на выход. Кроме того, отсутствие сигнала на выходе второго накопителя 9 закрывает входпервого накопителя 8, т.е. выводитего из состояния готовности к поддержанию синфазной работы,Таким образом, состояние синфазной работы устройства нарушилось ионо перешло в режим поиска синхронизма.При этом фазирующие комбинации,содержащиеся в групповом сигнале,выделяются дешифраторами 2 и 3 и поступают через первый и второй элементы И 4 и 5 на блок 6.В случае чередования выделившихсякомбинаций сигнал с выхода блока 6поступает на вход второго накопителя 9, заряжая его, и через элементИЛИ 10 на вход распределителя 11 импульсов, осуществляя его запуск.Если обнаруженные комбинации, аналогичные фазирующим, сформируются наодних и тех же временных позицияхв циклах принимаемого групповогосигнала меньше, чем Ь раза подрядгде д - коэффициент накоплениявторого накопителя 9), то второй накопитель 9 продолжает оставаться раз"ряженным и сигнал синфазной работы1259 10на его выходе отсутствует. Поэтому первый накопитель 8 не готов к поддержанию синфазной работы, В этом случае при отсутствии. сигнала на выходе блока 6 элемента НЕТ 7 оказыва 5 ется открытым и тактовый сигнал распределителя 11 импульсов с его выхода проходит на вход первого накопителя 8 и сбрасывает счетную схему второго накопителя 9 в нулевое состояние. Однако из-за неготовности к работе первого накопителя 8 сигналы с выхода элемента НЕТ не проходят через первый накопитель 8 на элемент ИЛИ 10, а следовательно, запуск распределителя 11 импульсов на прежних временных позициях не производится, т.е. устройство продолжает находиться в режиме поиска синхронизма и поиск фазирующих комбинаций осуществля б ется на отличных от предыдущих времен- . ных позициях цикла. Ясли на выходе блока 6 сигналы сформируются на одних и тех же позициях цикла Ъ раза подряд, то второй накопитель 9 заряжается и на его выходе формируется уровень сигнала синФазной работы, Таким образом, устройство переходит в режим синфазной работы. Теперь в слУчае искажения фазирующих комбинаций первый накопитель 8 вновь пропускает сигналы с выхода. элемента НЕТ 7 на элемент ИЛИ 10, т.е. осуществляется запуск распределителя 11 импульсов, а уст- З 5 ройство работает в режиме поддержания синхронизма. Формула изобретения40 1. Устройство цикловой синхронизации, содержащее первый элемент И, регистр сдвига, выходы которого подключены к входам первого дешифратора, выход которого подключен к перво 4 му входу второго элемента И, второй вход которого объединен с первыми входами первого элемента И, элемента НЕТ и первым входом распределителя импульсов, причем выход элемента НЕТ подключен к первому входу первого на. копителя, к второму входу которого подключен выход второго накопителя, а также блок выделения тактовой час-, тоты и кодовый разделитель, первый вход которого объединен с входами регистра сдвига и блока выделения тактовой частоты, первый выход кото 504 брого подключен к первому входу распределителя импульсов, выходы которого подключены соответственно к входам кодового разделителя, о т л и - ч а ю щ е е с я тем, что, с целью повышения быстродействия и помехоустойчивости, в него введены второй дешифратор, блок проверки чередования кодов и элемент ИЛИ, выход которого подключен к второму входу распределителя импульсов, при этом входы второго дешифратора объединены соответственно с входами первого дешифратора, а выход второго дешифратора подключен к второму входу первого элемента И, выход которого подключен к первому входу блока проверки чередования кодов, к второму входу которого подключен выход второго элемента И, а выход блока проверки чередования кодов подключен к первому входу элемента ИЛИ, третьему входу первого накопителя, второму входу элемента НЕТ, а также к первому входу второго накопителя, к .второму и третьему входам которого подключены соответственно выход элемента НЕТ и первый выход первого накопителя, второй выход которого подключен к второму входу элемента ИЛИ, причем второй выход первого накопителя и выход второго накопителя подключены к соответствующим входам кодового разделителя.2, Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок проверки чередования кодов содержит элемент ИЛИ и две цепи, каждая из которых состоит из последовательно соединенных триггера и элемента И, выходы каждого из которых подключены кпервому входу триггера соответствующей цепи и первому и второму входам1элемента ИЛИ, при этом второй вход триггера первой цепи подключен к второму входу элемента И второй цепии является первым входом блока проверки чередования кодов а второйвход триггера второй цепи подключенк второму входу элемента И первой цепи и является вторым входом блокапроверки чередования кодов.3. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что второй.выход блока выделения тактовой частоты подключен к третьему входу блокапроверки чередования кодов. 4. Устройство по п. 3, о т л ич а ю щ е е с я тем, что блок про"259504 8чен к второму входу первого элемента И второй цепи и .является первым входом блока проверки чередования кодов, а второй вход триггера второй цепи подключен к второму входу первого элемента И первой цепи и явля" ется вторым входом блока проверки чередования кодов, третьим входом которого являются объединенные вто ., 10 рые входы вторых элементов И каждойцепи. Составитель Г. ЛерантовичТехред Л,Сердюкова Корректор Гр атилл дакт окосо Заказ 514 8. Тираж 624 ВНИИПИ Государственного по делам изобретений 13035 Москва, Ж, РаувПодписное .омитета СССРоткрытийая наб., д 4 Производственн рафическое предприяти 7 1 верки чередования кодов содержит элемент ИЛИ и две цепи, каждая из которых состоит из последовательно соединенных триггера, первого элемента И и второго элемента И, выходы каждого из которых подключены к первым входам триггеров соответствующей цепи, при этом выходы первых элементов И каждой цепи подключены к первому и вто- рому входам элемента ИЛИ, причем второй вход триггера первой цепи подклюУжгород, ул. Проектная,