Преобразователь синусно-косинусных сигналов в последовательность импульсов

(19 51)5 Н 03 М 1/3 МИТЕТТКРЫТИ ГОСУДАРСТВЕН.ЫЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР И СВИДЕТЕЛЬС К АВТОР САНИ Е. ИЗОБРЕ(21) 4420004/24(71) Всесоюзный научно-исследовательский и конструкторский институт средств измерения в машиностроении(56) Авторское свидетельство СССР % 1381705, кл. Н 03 М 1/30. 1986.Авторское свидетельство СССР В1309310, кл. Н 03 М 1/30, 1985,(57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством, С целью повышения достоверности и быстродействия в Изобретение относится к автоматике ивычислительной технике и может быть использовано для связи аналоговых источников информации с цифровымвычислительным устройством,Целью изобретения является повышение достоверности и быстродействия преобразователя,На фиг.1 и 2 представлена структурнаясхема преобразователя; на фиг;3 - схемаформирователя уровня; на фиг.4 - схемаформирователя выходных импульсов; нафиг.5 - схема блока индикации сбоев; нафиг.6 - временная диаграмма работы преобразователя.Преобразователь содержит первый 1 ивторой 2 усилители, первый 3 и второй 4 преобразователь синусно-косинусных сигналов в последовательность импульсов, содержащий первый и второй усилители, первый и второй выпрямители, резистивный делитель напряжения, блок ключей, первцй компаратор, первый триггер, блок управления, формирователь выходных импульсов, первый токоограничивающий элемент, введены второй компаратор, второй токоограничивающий элемент, второй триггер, первый и второй формирователи уровней. С целью повышения достоверности в преобразователь введены блок индикации сбоев и элемент равнозначности, а в каждый из компараторов введены токоограничивающий элемент и ключ, Преобразователь формирует две последовательности импуль- Я сов в функции перемещения, смещенные по фазе относительно друг друга на + 90 в зависимости от направления перемещения.6 з.п,ф-лы, 6 ил.выпрямители, резистивный делитель 5 напряжения, блок 6 ключей, первый 7 и второй 8 компараторы, первый 9 и второй 10 триггеры, блок 11 управления, первый 12 и второй 13 формирователи уровней, формирователь 14 выходных импульсов, первый 15 и второй 16 токоограничивающие элементы, элемент 17 сравнения, блок 18 индикации сбоев. Компараторы 7 и 8 содержат ключи 19 и токоограничивающие элементы 20, Выпрямители 3 и 4.содержат инверторы 21, ключи 22 и 23 и токоограничивающие элементы (резисторы) 24, 25 и 26. Блок 11 управления содержит генератор 27 импульсов, элемент 28 3 ИИЛИ, сдвигающий регистр 29, формирователь 30 импульсов, элементы И 31 и 32. элементы И-НЕ 33, 173773134, Формирователь 12 (13) уровней содер- выработает признак В сдвига регистра 29 жит триггер 35 и элемент 36 сравнения, вниз, а элемент 34 выработает импульсный Формирователь 14 выходных импульсов со- сигнал Р для управления формирователем держитэлементы 37-39 сравнения, инверто выходных импульсов и одним из формиры 40 и 41, элементы 42 и 43 2 ИИЛИ-НЕ, 5 рователей 12 или 13 уровней. Под воздейтриггеры 44 и 45. Блок 18 индикации сбоев ствиемсигнала Ввсдвигающем регистре 29 содержит компараторы 46 и 47, элементы 48 . произойдет сдвиг информации на один рази 49 сравнения, элемент И 50, триггер 51, рез и в единичное состояние установятся индикатор 52, шину 53 сброса, Формирова- следующие два соседних разреза регистра тель 30 импульсов (фиг.2) содержит интегри 29 (см. временную диаграмму на фиг,б) и к рующий элемент 54 и элемент ИЛИ-НЕ 55, компараторам 7 и 8 окажутся подключенныПреобразователь работает следующим ми смещенные на один шаг точки резистивобразом. ного делителя 5. Если при этом отключитсяПри первоначальном включении запол- один из компараторов (7),то дальнейшее изняются два смежных бита реверсивного 15 менение состояния узлов компаратора (7) сдвигающегорегистра 29, аостальныебиты прекратится, Состояние покоя может прообнуляются (цепочки первоначального за- должаться один либо несколько тактов гене- полнения сдвигающего регистра на черте- ратора 27 (на временной диаграмме фиг.б жах не показаны), Это вызывает включение для сокращения ее длины показаны паузы двух смежных ключей блока 6 и подачу на. 20 в один такт). Когда вторично окажутся выкомпараторы 7 и 8 некоторого напряжения, ключенными оба компаратора 7 и 8, снова Преобразователь приходит в рабочее состо- произойдет сдвиг на один шаг и в регистре яние, его дальнейшая работа. определяется 29 заполнятся четвертый и пятый бит. Так состоянием входных сигналов. будет продолжаться до тех пор, пока не бу-.Входныесигналы,соответствующиеси дет заполнен крайний (шестой) бит, В этом нусу и косинусу измеряемой величины, по- . состоянии прохождение сигналов на. реступают на входы усилителей 1 и 2 и . гистр 29 блокируется элементом 28. На вре- У силиваются ими. С выходов усилителей 1 и менной диаграмме на фиг,6 этот 2,через управляемые инверторы 21 выпря- блокированный сигнал показан штриховой мителей 3 и 4 сигналы поступают на началь линией. До заполнения шестого бита сигнал нуюи кю и конечную точки резистивного, Р не вызывал изменения состояния триггеделителяелителя 5.Управление инверторами 21 вы- ра 35 формирователя 13, поскольку на его прямителей 3 и 4 выполняется с помощью . информационный вход через элемент 36 ключей 22 и 23, Инвертор 21 выпрямителя 3 сравнения подавалось состояние его прямо- преобразует отрицательную полуволну сиг го выхода. После заполнения шестого бита нала, а инвертор 21 выпрямителя 4 - поло- элемент 36 будет инвертировать выходной жительную, в результате чего потенциал сигнал триггера 35 формирователя 13 и по . начальной точки реэистивного делителя 5 заднему фронту сигнала Р произойдет изме- всегда выше потенциала конечной его точ- нение его состояния, что вызовет переклюки, Устойчивым положением преобразова чение ключей 22 и 23 выпрямителя 4 и как теля является такое, когда потенциалы двух следствие изменение знака производной смежных точек реэистивного делителя 5, сигнала в конечной точке резистивного деподключенных ключами блока 6 к входам лителя 5. Аналоговые сигналы, возникаюкомпараторов.7 и 8, имеют разные Знаки, щие на входах компараторов 7 и 8,показаны При этом один иэ компараторов 7 или 8 (в. 45 на временной диаграмме(фиг.6),конкретном случае 7) оказывается включен- При дальнейшем изменении входных ным (на выходе логическая единица), а вто- сигналов потенциал конечной точки рези- .рой (8) выключенным. Такое состояние стивного делителя 5 станет понижаться и соответствует покою (постояиству входных для поддержания равновесия на компаратосигналов), а сигналы А и В (фиг,6) на выходе 50 рах 7 и 8 необходимо выполнять сдвиг инпреобразователя не изменяются, Если же формации в регистре 29 вверх. При двух вследствие изменения входных сигналов сигналах компараторов 7 и 8 высокого уров- станут положительными оба подаваемых на ня элемент 31 выработает сигнал ., а элевходы компараторов 7 и 8 сигнала, то в мент ЗЗ выработает импульсный сигнал О, состояние логического нуля придут выход После того как будет достигнута начальная ные сигналы обоих компараторов 7 и 8. Это точка резистивного делителя 5, а в регистре состояние будет зафиксировано триггерами 29 будет установлен в 1 первый разряд, про и 10 по положительному фронту тактиру- изойдет еще одно переключение триггера ющего сигнала С. По двум инверсным сиг формирователя 12 уровней, переключаналам триггеров 9 и 10 элемент 32 тсяключи 22 и 23 выпрямителяЗиизменит5 10 15 20 25 30 35 40 50 55 полярность сигнал, поступающий в начальную точку резистивного делителя 5, Форми" рователь 14 вырабатывает выходные сигналы Я и В (фиг.6). Любой из импульсов Р либо 0 вызывает переброску одного из триггеров 44 либо 45, Очередность переброски определяется сравнением на элементе 37 выходных сигналов Р и 6 формирователей 12 и 13 уровней, сравнением на элементе 38 сигналов выходных триггеров 44 и 45, а также сравнением на элементе 39 результатов сравнения упомянутых пар сигналов.Быстродействие преобразователя определяется частотой генератора 27 импульсов, поскольку выходные сигналы могут возникать с частотой этого генератора 27 (фиг.б), что позволяет их надежно регистрировать,При реверсе движения знаки производных входных сигналов изменяются (фиг.6),. ,что вызывает изменение последовательности выходных сигналов формирователя 14.При работе преобразователя на больших скоростях может возникать некоторое рассогласование, т.е, выходные импульсы будут отставать от входного сигнала. Это однако не приводит к нарушению работоспособности преобразователя, поскольку переключение управляемых инверторов выпрямителей 3 и 4 выполняется выходными сигналами формирователей 12 и 13 уровней, которые соответствуют выходным импульсам преобразователя. Свойство отставания выходного сигнала использовано для индикации сбоев в блоке 18, Выходные сигналы компараторов 46 и 47 блока 18 индикации, подключенных к выходам усилителей 1 и 2. сравниваются с выходными сигналами триггеров 35 формирователей 12 и 13 на элементах 48 и 49 сравнения. В случае рассогласования более, чем на один квадрат, в единицу установятся оба выходных сигнала элементов 48 и 49 и будет взведен триггер 51, Визуальная индикация и логический сигнал в следующий иерархический уровень измерительной системы позволяют исключить из рассмотрения недостоверную информацию, Запаса рассогласования в один квадрант практически достаточно для нормальной работы преобразователя, а при сбое обязательно будет достигнуто состояние, где рассогласование превышает один квадрант.В преобразователе решена также задача повышения устойчивости устранения дребезга младшего разряда) путем использования управляемого гистерезиса за счет подачи части напряжения с выходов компараторов 7 и 8 на опорный вход тех же компараторов через резистивные делители иа элементах 15 и 20 (16 и 20). 8 цепи каждого из этих делителей установлен ключ 19, который открывается сигналом элемента 17 сравнения, подключенного к выходам триггеров 9 и 10, В случае, если сигналы этих триггеров различны (покой), то действует установленный гистерезис, а в случае совпадения сигналов гистерезиса нет.Формула изоОретения 1. Преобразователь синусно-косинусных сигналов в последовательность импульсов, содержащий первый и второй усилители, входы которых являются входами преобразователя, а выходы соединены с информационными входами соответственно первого и второго выпрямителей, выходы которых соединены с входами резистивного делителя напояжения, выходы которого соединены с группой информационных входов блока ключей, выходы нечетных ключей блока соединены с информационным входом первого компаратора, опорный вход которого через первый токо- ограничивающий элемент подключен к общей шине, а выход соединен с информационным входом первого триггера, тактовый вход которого соединен с первым выходом блока управления, прямой и инверсный выходы первого триггера соединены с первым и вторым входами блока управления, группа выходов которого соединена с группой управляющих входов блока ключей, формирователь выходных импульсов, выходы которого является выходами преобразователя, о т л и ч а ю щ и йс я тем, что, с целью повышения достоверности и быстродействия преобразователя, в него введены второй компаратор. втОрой токоограничивающий элемент, второй триггер. первый и второй формирователи уровней, выходы четных ключей блока соединены с информационным входом второго компаратора, опорный вход которого через второй токоограничивающий элемент подключен к общей шине, а выход соединен с ичформационным входом второго триггера, тактовый вход которого подключен к первому выход, блока управления, а прямой и инверсный выходы; соединены с третьим и четвертым входами блока управления, второй и третий выходы которого соединены с тактовыми входами первого и второго формирователей уровней соответственио и с первым и вторым входами формирователя выходных импульсов, первый и последний выходы группы выходов блока управления соединены с информационными входами первого и второго формирователей уровней соответственно, прямые выходы которых соединены соответственнос третьим и четвертым входами формирова- разрядов соединены с третьими входами сотеля выходных импульсов, прямой и инвер- ответственно первой и второй групп входов сный выходы первого формирователя элемента ЗИИЛИ.с единены с управляющими входа. Преобразователь по п.1, о т л и ч а юми первого выпрямителя, прямой и инверс щ и й с я тем, что формировате ь урл овней ный выходы второгы второго формирователя содержиттриггери элементсравнения, перуровней соединены с управляющими входа- . вый вход которого является информационямителя выходы первого и ным входом формирователя уровней, выход второго выпрямителей соединены с допол- элемента сравнения соединен с информанительными информа иформационными входами 10 ционным входом триггера, тактовый вход блока ключей. которого является тактовым входом форми 2. Преобразователь по п.1, о т л и ч а ю- рователя уровней. прямой выход триггера щ и й с я тем, что, с целью повышения соединен с вторым входом элемента сравдостоверности, в нето введены элемент нения, а прямой и инверсный выходы тригсравнения,третий ичетвертыйтокоограни гера являются прямым и инверсным чивающие элементы и первый и второй клю- выходами формирователя уровней.чи, входы элемента сравнения подключены 5, Преобразователь по п,1, о т л и ч а юк прямым выходам первого и второго триг- щ и й с я тем, что формирователь выходныхсоединен с управляющими импульсов содержит три элемента сравнеЛИ- входами первого и второго ключей, выходы 20 ния, два инвертора, два элемента 2 ИИ первого и второго ключей соединены с НЕ, два триггера, входы первого и второго опорнымивходамисоответственнопервого инверторов являются соответственно пери второго компараторов, а информацион- вым и вторым входами формирователя выные входы подключ нключены к выходам одно- ходных импульсов, а входы первого именных компараторов соответственно 25 элемента сравнения являются третьим и через третии и четвтвертый токоограничиваю- четвертым входами формирователя выходщие элементы, ных импульсов, выходы первого и второго3. П б азователь по п,1, отл и ч а ю- элементов сравнения соединены с входамирео раз вщ и й с я тем, что блок управления содер- третьего элемента сравнения, прямой выжит генератор импульсов, формирователь 30 ход которого соединен с первыми входами импульсов, два элемента И, два элемента, первых пар входов первого и второго зле- И-НЕ, элемент ЗИИЛИ, сдвигающий ре- ментов 2 ИИЛИ-НЕ,аинверсныйвыходсогистр, первый выход генератора импульсов .единен с первыми входами вторых пар является первым выходом блока управле- входов первого и второго элементов 2 И- ния, второй выход генератора импульсов со 2 ИЛИ-НЕ, выход первого инвертора соедиединен с входом формирователя импульсов нен с вторыми входами второй пары входов и первыми входами первой и второй групп первогоэлемента 2 ИИЛИ-НЕ ипервой павходов элемента ЗИИЛИ, входы первого, ры входов второго элемента 2 ИИЛИ-НЕ, элемента И являются первым и третьим вхо- выход второго инвертора соединен с вторы- дами блока управления, входы второго эле ми входами первой пары входов первого . мента И являются вторым и.четвертым элемента 2 ИИЛИ-НЕ и второй пары вхоб а правления выход первого дов второго элемента 2 ИИЛИ-НЕ, выходы1И-НЕ элемента И соединен с первым входом пер- первого и второго элементов 2 ИИЛ- вого элемента И НЕ, вторым входом первой соединены со счетными входами соответстгруппы входов элемента ЗИИЛИ и первым 45 венно первого и второго триггеров, прямые управляющим входом сдвигающего регист- выходы которых соединены с входами втора, выход второго элемента И соединен с рогоэлементасравнения,апрямыеиинверпе вым входом второго элемента И-НЕ, вто- сные выходы триггеров являются прямыми рым входом второй группы входов элемента и инверсными выходами формирователя вы- ЗИИЛИ и вторым управляющим входом 50 ходных импульсов.сдвигающего регистра, выход формирова. Преобразователь по и 1, о т л и ч а ютеля импульсов соединен с вторыми входа- щ и й с я тем, что, с целью повышения ми первого и второго элементов И-НЕ, достоверностипреобразователя,внеговвевыходы которых являются соответственно денблокиндикациисбоев, первыйи второй вторым и третьим выходами блока управле входы которого подключены к выходам перния, выход элемента ЗИИЛИ соединен с вого и второго усилителей, а третий и четтактовым входом сдвигающего регистра, вертый входы - к прямым выходам первого прямые выходы разрядов которого являют- и второго формирователей уровней соответсягруппойвыходовблокауправления,аин- ственно, при этом блок индикации сбоев версные. выходы первого и последнего содержит два компаратора, два элемента1737731 10 15 87 сравнения, элемент И, триггер и индикатор, информационные входы первого и второго компараторов являются первым и вторым входами блока индикации сбоев, первые входы первого и второго элементов сравне ния являются третьим и четвертым входами блока индикации сбоев, выходы первого и второго компараторов соединены с вторыми входами первого и второго элементов сравнения, выходы которых соединены с 10 входами элемента И, выходэлемента И со- единен с первым входом триггера, второй вход, которого соединен с шиной сброса, а выход триггера соединен с входом индикатора,7. Преобразователь по пп,1 и 3, о т л и ч аю щ и й с я тем, что формирователь импульсов содержит интегрирующий элемент и элемент ИЛИ-НЕ, первый вход которого является входом формирователя импульсов и соединен с входом интегрирующего элемента, выход интегрирующего элемента соединен с вторым входом элемента ИЛИ-НЕ, выход которого является выходом формирователя импульсов.1737731 Составитель А.Смирнов ехред М,Моргентал Коррект эктор Ю,С е Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 ъ ( каз 1906ВНИИПИ Г Тиражственного комит113035, Москва Подписноео изобретениям и открытиям при ГКНТ СССР35, Раушская наб 4(5