Программируемый преобразователь код-фаза

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН А 8012 25/04 ГОС ПО ОПИСАНИЕ ИЗОБРЕТ ИДЕТЕЛЬСТВ АВТ ОМУ тронно ыликов во СССР 1981.СССР(54) ПРОГ КОД-ФАЗА (57) Иэоб эовано для тотных си няемым сд повышение е может быть испольмирования высокочасс программно-изме- Цель изобретения - ты выходных импульсо тен фор ало гом ас АРСТВЕННЫЙ НОМИТЕТ СССР АМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(71.) Московский институт этехниКи(56) Авторское свидетельсУ 884 О 98, кл, Н 03 К 5/00Авторское свидетельствУ 1102026, кл. С 01 К 25/ Устройство содержит генератор 1,делитель 2 частоты, счетчик 3, шину4 управляющего кода, инвертор 5,счетчик 6, сдвигавый регистр 7,счетные триггеры 8-11, формирователи12-15 коротких импульсов, регистр16, 0-триггеры 17-20, элементы И 2126, элементы ИЛИ 27 и 28, регулируемую линию 29 задержки, шину 30 уста 1 11новки исходного состояния Уст.ОПовышение частоты выходных импульсов достигают за счет использованиясчетчика 3 на максимальной рабочейчастоте и введения генератора 1, делителя 2 частоты, счетных триггеров8-11, Э-триггера 20, элементов И 2426, элементов ИЛИ 27 и 28, формирователей 12"15 и регулируемой линии29 задержки. В описании приводятрасчет регулируемой линии задержки. 1 ил,10 Изобретение относится к цифроаналоговым преобразователям и может быть использовано для формирования высокочастотных сигналов с программно-изменяемым Фазовым сдвигом.Цель изобретения - повышение частоты выходных сигналов, которая достигается за счет использования счетчиков на максимальной рабочей частоте, что приводит к возможности получения высокой частоты выходных сигналов, а это является важнейшей характеристикой программируемых преобразователей код-фаза.На чертеже изображена блок-схема предлагаемого устройства.Устройство содержит генератор 1, делитель 2 частоты, первый счетчик 3, шину 4 управляющего кода, инвертор 5, второй счетчик б, сдвиговый регистр 7, четыре счетных триггера 8-11, четыре Формирователя 12-15 коротких импульсов, регистр 1 б, четыре 0-триггера 17-20, шесть элементов И 21-26, два элемента ИЛИ 27 и 28, регулируемую линию 29 задержки, шину 30 установки исходного состояния Установка. 0".с При этом вход делителя 2 частоты соединен с вторыми входами третьего 23 и четвертого 24 элементов И, с входом регистра 7, выход делителя частоты соединен с входом первого Формирователя 12 коротких импульсов, выход которого соединен с установочным входом регистра 7, первый и второй выходы которого соединены соответственно с синхровыводами первсго 8 и второго 9 счетных триггеров, Я-входы которых соединены с шиной нУстановка 0"., а прямой выход первого и прямой и инверсный выходы второго триггеров соединены соответственно с входами второго 13, третьего 14 и четвертого 15 формирователей коротких импульсов, выход второго Формирователя коротких импульсов соединен с входом синхронизации первого регистра, установочные входы которого соединены с шиной управляющего кода, а выходы двух старших разрядов подключены к установочным входам первого 3 и второго 6 счетчиков, входы установки в соответствующее коду состояние которых соединены с синхровходами первого 17 и второго 18 В-триггеров, с выходами третьего и четвертого Формиро 2 О 25 ЗО 35 40 50 55 вателей коротких импульсов, входыпервого и второго счетчиков подключены соответственно к выходам третьего24 и четвертого 23 элементов И, первые входы которых соединены соответственно с первым и вторым входамипервого элемента ИЛИ 27, с выходамипервого 17 и второго 18 П-триггеровсоответственно, 0-входы которых присоединены к плюсовой шине источника питания, а входы установки в нулевоесостояние подключены соответственнок выходам первого 2 и второго 22элементов И, вторые входы которыхсоединены с шиной Установка 0", апервые входы присоединены соответственно к выходам индикации нулевого состояния первого и второгосчетчиков, вход первого элемента ИЛИнепосредственно и через инверторсоединен с синхровходами третьего ичетвертого счетных триггеров, входыустановки в нулевое состояние которых присоединены к шине сустановка 0", выход третьего триггера соединен с входом регулируемой линиизадержки, с синхровходами третьегои четвертого Э-григгеров, входы установки в нулевое состояние которыхсоединены с шиной "Установка 0", аЭ-входы присоединены к прямым и инверсным выходам п-го разряда регистра, выходы третьего и четвертогоВ-триггеров соединены с вторыми входами пятого и шестого элементов И,:ь;,свые входы которых соединены с ин;. в ,:,Оньсч и прямьм выходами четвертогосчетного триггера, выходы пятогоишестого элементов И присоединены соответственно к первому и второмувходам второго элемента ИЛИ, выходырегулируемой линии задержки и второго элемента ИЛИ являются выходамипреобразователя,Устройство работает следующим образом,Сигналом Установка 0" на шине30 устройство устанавливается в исходное положение. На шине 4 управляю.щего кода внешним устройством устанавливается код, который необходимопреобразовать в Фазовый сдвиг. Сигн:.:л генератора 1 с частотой Р, пос"тупает на вход регистра 7 и навход делителя 2 частоты, который засссчет деления частоты 2 формируетсигнал с частотой Гее = 2 сс с е гДетребуемая частота опорного. - требуемая длительность фазового сдвига .в пределах0-180, соответствующая(и) разрядному коду,- задержка элемента И;- задержка в цепи "вычитаю-.щий вход счетчика - выходиндикации нулевого состояния счетчика" при нулевомкоде на установочных входах;- задержка Р-триггера;- задержка, вызванная несовпадением в общем случае времени установки в единичноесостояние Р-триггера современем прихода первоговычитающего импульса. где 40 По переднему фронту импульса,поступающего с выхода Р-триггера 17и сдвинутого сигналов на выходе уст- ройства, и - разрядность преобразуемого кода. По переднему фронту сигнала частотой Г, формирователь 12 коротких импульсов формирует короткий импульс, постугзющий на установочный вход регистра 7.Импульс с первого выхода регистра 7 устанавливает триггер 8 в единичное состояние, в результате чего на 10 выходе формирователя 13 коротких импульсов появляется положительный импульс, производящий запись кода с шины 4 в и-разрядный регистр 16. Импульс, появившийся на втором выходе регистра 7 устанавливает в единичное состояние триггер 9, разрешая Формирование на выходе формирователя 14 короткого отрицательного импульса, который производит запись кода из 2 О и-разрядного регистра 16 в счетчик 3 и по заднему фронту устанавливает Р-триггер 17 в единичное состояние, тем самым разрешая прохождение сигналов от генератора 1 через эле. - 25 мент И 23 на вычитающий вход счетчика 3. По достижении нулевого состояния счетчика 3 на его выходе появляется импульс, который, пройдя через элемент И 21, устанавливает Р-триггер 17 в нулевое состояние и, тем самым, запрещает дальнейшее прохождение счетных импульсов на вычитающий вход счетчика 3, Длительность импульса на выходе Р-триггера 7 вы 35 дер:кивается формулой;Ь г2 + +7 фч 1 2 3 Ц 5 389 4и прошедшего через элемент ИЛИ 27, формируеТся передний фронт сигнала счетного триггера 10,.а по заднему фронту того же импульса, дополнительно прошедшего через инвертор 5, на выходе счетного триггера 11 формируется передний фронт сигнала, сдвинутый относительно сигнала на выходе счетного триггера 1 О на время(2), где . - задержка инвер" тора 5.По второму переднему фронту сигнала с делителя 2 частоты Формирователь 12 формирует второй короткий импульс, запускающий сдвиговый регистр 7. Импульсы с первого и второго выходов сдвигового регистра 7 устанавливают триггеры 8 и 9 в нулевое состояние, формирователь 15 формирует отрицательный импульс, сдвинутый относительно ранее сформированного на выходе Формирователя 14 отрицательного импульса на время 1/2 Г, Преобразование кода в фазовый сдвиг на первом пересчетном устройстве, включающем счетчик 3, Р-триггер 17, два элемента И 21 и 23, может быть не завершено к моменту образования формирователем 12 второго короткого импульса. Такая ситуация возникает, когда формируется сдвиг фаз, соответствующий коду, близкому к максимальному. Сбоя устройства при этом не произойдет, поскольку сформированный на выходе формирователя 15 короткий импульс запускает независимо работающее второе пересчетное устройство, включающее счетчик 6, Р-триггер 18, два элемента И 22 и 24, производя запись кода из и-разрядного регистра 16 памяти в счетчик 6, по заднему фронту устанавливая Р-триггер 18 в единичное состояние, тем самым разрешая формирование фазового сдвига вторым пересчетным устройством. К моменту установки Р-триггера 18 в единичное состояние преобразование кода в фазовый сдвиг в первом пересчетном устройстве должно быть завершено. На выходе Р-триггера 18 появляется импульс, длительность которого выражается формулой (1) . По.переднему фронту этого импульса формируется задний фронт сигнала на выходе счетного триггера 10, а по заднему фронту того же импульса, на выходе счетного триггера 11 Формируется задний фронт сигнала, сдвинутый относительно сигнала навыходе счетного триггера 10 на время, определяемое по формуле (2). По переднему фронту сигнала, снимаемого с триггера 10 н зависимости от состояния п-го разряда п-разрядного регистра 16 памяти, один из Р-триггеров (19 или 20) устанавливается в единичное состояние,тем самым разрешая прохождение сигнала с прямого или ин О версного выхода триггера 11 через элемент И 25 или 26 на выход устройства через элемент ИЛИ 28,Р-триггеры 19 и 20, элементы И 25 и 26, элемент ИЛИ 28 образуют формирова тель полного фазового сдвига, Опорный сигнал снимается с выхода регулируемой линии 29 задержки, а сдвинутый относительно его сигнал - с выхода формирователя полного фазового 20 сдвига. Линия задержки рассчитывается исходя из формулы;+, 4. (3)з25 где- задержка формирователя полного фаэоного сдвига.Численное значение задержки может быть получено измерением временного интервала между сигналами, сни 30 маемыми с выхода триггера 10 и с выхода Формирователя полного Фазового сдвига при нулевом коде на шине данных. Разница между расчетным и практически полученным значением устраняется регулировкой линии задержки.З 5 Формирование очередного фазового сдвига начинается по следующему переднему фронту сигнала с делителя 2 частоты. Информация на шине 4 данных может изменяться в любой момент времени за исключением моментов времени, в которые происходит запись информации в и-разрядный регистр 16,Выполнение преобразователя позволяет новысить допустимую частоту 45 запускающих импульсов генератора до максимальной частоты работы пересчетных устройств, что, н свою очередь, приводит к повышению частоты опорного и Сдвинутого сигналов на выхо де устройства.Формула изобретенияПрограммируемый преобразователькод-фаза, содержащий два счетчика,два регистра, три элемента И, три Р-триггера, инвертор, о т л и ч а ющ и Й с я тем что, с целью повышения быстродействия, в него введены генератор, делитель частоты,четыре счетных триггера, четвертыйР-триггер, четвертый, пятый и шетой элементы И, четыре формирователя, два элемента ИЛИ и регулируемаялиния задержки, причем управляющийкод через первый регистр соединенс информационными входами предустановки перного и второго счетчиков,выходы которых через соответственнопервый и второй элементы И соединены с К в входа первого и второгоР-триггеров, вторые входы первого ивторого элементов И и К-входы всехсчетных и третьего, и четвертогоР-триггерон объединены с клеммой"Установка 0", генератор соединенс первыми входами третьего и четвертого элементов И,с первым входом второго регистра, второй вход которого через последовательно соединенные делитель частоты и формирователь сое-.динен с выходом генератора, перный ивторой выходы второго регистра соответственно соединены с первым ивторым счетными триггерами, выходпервого счетного триггера через второй формирователь соединен с входом"Записьн первого регистра, прямойвыход второго счетного триггерачерез третий формирователь соединенс входом "Запись предустановки" перного счетчика и синхровходом первогоР-триггера, а инверсный выход второго счетного триггера соединен через четвертый формирователь с входом"Заггись предустановки" второго счетчика и синхровходом второго Р-триггера, Р-входы первого и нторогоР-триггеров соединены с плюсовойлиной источника питания, выходы первого и второго Р-триггеров соединены соответственно с вторыми входамитретьего и четвертого элементов И,перным,н вторым входами первого элемента ИЛИ, выходы третьего и четвертого элементов И соединены соответственно с К-входами второго и первого счетчиков, выход первого элемента ИЛИ соединен через третий счетныйтриггер с входом регулируемой линиизадержки и Р-входамй третьего и четвертого Р-триггеров, выходы которыхчерез соответственно первые входыпятого и шестого элементов И соедиСоставитель В. ШубинТехред Г,Гербер Корректор М. Пожо Редактор С, Патрушева Заказ 3085/47. Тираж 728 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д:. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4 7 1 нены с входами второго элемента ИЛИ, выход которого является выходом преобразователя, выход первого элемента ИЛИ через инвертор соединен с входом четвертого счетного триггера, прямой и инверсный выходы которого соответственно соединены с вторыми 236389 8входами пятого и шестого элементов И,при этом выходы двух старших разрядов первого регистра соединены соответственно с Р-входами третьего ичетвертого О-триггеров, а выход регулируемой линии задержки являетсявторым выходом преобразователя.