Усредняющий преобразователь

СОЮЗ СОВЕТСНИХСООИАЛИСТИЧЕСНРЕСПУБЛИК 119 19/02 ОПИСАНИЕ ИЭОБРЕТЕНИ ЕТЕЛЬСТ К АВТОРСКОМУ етен СУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ,(71) Куйбьппевский ордена ТрудовогоКрасного Знамени авиационный институт им. акад. С,П.Королева(56) Справочник по нелинейным схе -мам/ Под ред. Д.Шейнголда. М.: Мир,1977, с.16-117, фиг. 2,3,12Авторское свидетельство СССРВ 1167512, кл. 6 01 Е 9/02,27.12,82.(57) Изобретение относится к электроизмерительной технике, Цель изобр ия - расширение функциональныхвозможностей путем преобразованиясигналов обеих полярностей. Устройство. содержит интеграторы 1 и 2, источник 3 опорного напряжения, первый компаратор 4, входной ключ 8,двухпозиционный электронный ключ 9,входные шины 16 и шины 17 синхрони"зации. Для достижения поставленнойцели в него дополнительно введенывторой и третий компараторы 5 и 6,аналоговое запоминающее устройство 7,инвертор 1 О, логические элементыИЛИ 11 и И 12, триггер 13, регистр14 временного интервала и регистр 15знака. Инвертор 10 и компаратор 6обеспечивают работоспособность устройства при условии, когда на выходеинтегратора 1 формируется отрицательное напряжение. При этом наре -гистраторе 15 отображается знакчто соответствует отрицательной величине среднего сигнала. Ил. 2.Изобретение относится к электроизмерительной технике.Цель изобретения - расширениефункциональных возможностей путемобеспечения преобразования сигналов 5обеих полярностей,На фиг. 1 представлена блок-схемапреобразователя; на фиг. 2 - временные диаграммы, поясняющие его работу.Преобразователь содержит первый 1 Оинтегратор 1, второй интегратор 2,источник 3 опорного напряжения, подключенный к общей шине, первый компаратор 4, первый вход которого подключен к выходу интегратора 1, второй 5вход - к выходу интегратора 2, второйкомпаратор 5, первый вход которогоподключен к общей шине, второй вход к выходу интегратора 2 и к второмувходу третьего компаратора 6, ана Ологовое запоминающее устройство 7,вход которого соединен с ыходоминтегратора 2, входной электронныйключ 8, выход которого соединен свходом интегратора 1, двухпозиционный "электронный ключ 9, первый вход которого соединен с выходом устройства 7, второй вход - с выходом источника 3, а выход - с входом интегратора 2, инвертор 10, включенный ЗОмежду выходом интегратораи первым входом компаратора 6, элементИЛИ 11, первый вход которого подключен к выходу компаратора 4, второйвход - к выходу компаратора 6, а выход - к первому входу элемента И 12,второй вход которого соединен с выходом компаратора 5, третий вход -с инверсным выходом триггера 13, авыход - спервым входом регистратора 4 О14 временного интервала, второйвход которого подключен к прямомувыходу триггера 13 и к входам сброса интеграторов 1 и 2, регистратор 15знака, первый вход которого подключен к выходу компаратора 4, второйвход - к выходу компаратора 6, входключа 8 соединен с входной шиной 16,управляющие входы ключей 8 и 9 иустройства 7, а также второй входтриггера 13 соединены с шиной 17синхронизации, первый вход триггера13 соединен с шиной 18 запуска.Аналоговое запоминающее устройство 7 выполнено на конденсаторе 19и ключе 20, вход, выход и управляющий вход ключа 20 образуют соответственно вход, выход и управляющий 60 2вход ус"ройства 7, конденсатор 19подключен между выходом ключа 20 иобщей шиной,Преобразователь работает следуюи;им образом.В исходном состоянии на шине 17синхронизации и шине 18 запуска установлены напряжения- нулевого уровня.В результате этого электронныйключ 9 находится в первом состоянии,при котором его выход скоммутированс первым информационным входом 1 я1,фиг 1) Электронный ключ 8 разомкнут,В момент времени Ск, характеризующий конец стадии подготовки кизмерению, на шину 18 запуска поступает сигнал уровня логической единицы (фиг,28), который подается напервый вход триггера 13.При этом триггер 13 взводится ис момента С на его прямом выходеустанавливается уровень логическойединицы (фиг. 21), поступающий навходы сброса интеграторов 1 и 2 ирегистратора 14 временного интервала.В результате этого выходные напряжения интеграторов сбрасываются донулевого уровня, а показание индикатора 14 обнуляется.В момент временина шину 17синхронизации устройства подаетсяуправлявший импульс уровня логическойединицы (фиг,2), который поступаетна управляющие входы электронных ключей 8 и 9, аналогового запоминающего устройства 7, а также на второйвход триггера 13; В течение действия управляющего импульса длительностью Т = Г. - Сэлектронный ключ9 с момента С,. переключается во второе состояние, при котором его выходсоединяется с его вторым информационным входом 2 о, электронный ключ 8замыл:ается, в результате чего информационный вход интегратораподключается к входной шине 16 устройства,а триггер 13 с момента г. сбрасывается, от чего уровни напряжения наего выходах меняются на противоположные (фиг.2 6, момент с, ). Под действием сигнала на управляющем входеаналоговое запоминающее устройство 7обеспечивает равенство потенциаловна первом информационном входе электронного ключа 9 и на выходе интегратора. 2.(3) 40 Состояния сброса с интеграторови 2 и регистратора 14 снимаются.При этом с момента с, , исследуемый сигнал Чв , поступая с входной шины 6 устройства на вход интеграто ра 1, интегрируется последним, в результате чего напряжение на выходе интегратора 1 изменяется согласно Ч=;ЧДс =-ЧАс,1( 1.(1огде- постоянная интегрированияинтегратора 1; 15- время, отсчитанное от момента с,.Напряжение на выходе интегратора 2 с момента с, изменяется линейно (Фиг.2).в соответствии с выражением 20 где с - йостоянная интегрирования интегратора 2; Б - величина напряжения источника опорного напряжения 3. Напряжение с выхода интегратора 1 поступает на вход компаратора 4 и через инвертор 1 О - на вход компаратора 6.Напряжение с выхода интегратора 2 поступает на вторые входы компараторов 4, 5 и 6.При выполнении условий на выходах компараторов 4 и 6 появля. ется напряжение уровня логического нуля (фиг.2 е), а на выходе компаратора 5 - напряжение уровня логической единицыПо окончании действия управляющего импульса на шине 17 устройства, а следовательно, и на управляющих входах электронных ключей 8 и 9 аналогового запоминающего устройства 7 в момент сг , электронный ключ 9 с момента с переключается в первое состояние, электронный ключ 8 размыкается, а аналоговое запоминающее устройство 7 переводится в режим хранения выходного напряжения, что обеспечивается размыканием электронного ключа 20. При этом потенциал конденсатора 19 сохраняется неизменным.В момент сг напряжение Ч на выходе интегратора 1 равно значению интеграла напряжения сигнала Ч за время усредненияЧ(с ) = - Ч 3 с = К," Ч, (4)агде К, = - - коэффициент пропорциоанальности; Напряжение Б на выходе интегратора 2 в момент с определяется вели- чиной П(с ) = - У д с =- =. К Т, (6)Пог коэффициент пропорциональности.С момента Сг напРЯжение интегРатоРа 2 изменяется согласно П(с ) с ) = 11(с ) - А(с - сг), (7) П(С ) Кг Т где А = - аг В момент Сз напРЯжениЯ на входахкомпаратора 4 сравниваются ч(с ) = У(с,) = П(сг) - А(с,-сг)в последующие момент времени напряжение на его выходе устанавливаетсяравным уровню логической единицы ипоступает на вход элемента ИЛИ 11 ипервый вход регистратора 15 знака,При этом на выходе элементаИЛИ 11 ис момента Св формируется напряжениеуровня логической единицы, поступающее на вход элемента И 12, на выходе которой с момента С формируетсяимпульс напряжения уровня логическойединицы (так как на втором и третьемвходах этой схемы действуют импульсынапряжения уровня логической единицы соответственно с выхода компарато"ра 5 и с инверсного триггера 13),который поступает на информационныйвход регистратора 14 временного интервала. Напряжение интегратора 2после момента Сэ продолжает линейно(15)55 уменьшаться и в момент временинапряжения на входах компаратора 5сравниваются 5У(г 4) = О = Б(гг) - А (. 4 г 2) )(10) в последующие моменты времени напряжение на выходе компаратора 5 устанавливается уровнем логического нуля, В результате с момента й на выходе схемы И 12 устанавливается напряжение уровня логического нуля.При этом длительность сформированного на выходе схемы И 12 импульса напряжения зафиксированного регистратором 14 временного интервала, определяет величину, пропорциональную среднему значению сигнала за время усреднения Т, что вытекает из следующего.Момент времени Г 4 определяется из решения уравнения (10) П(,) = А (Е - ,),П(,)г -+4=Момент времени 1 определяетсярешением уравнения (9) Ч(г. ) -и(е ) = А (г. -: ),+ г. (13)А А тогда40С - с = --- +11(Г 2 )Ю, 4 3 1 1тК(2) г.Ч.с 1 В(.изб, А К, Т Тос 2 где В - масштабный коэффициент,деляемый выражением Отсюда следует, что длительность импульса напряжения, сформированного с момента й на выходе элемента И 12, пропорциональна среднему значению сигнала )в за время усреднения Т.С момента Г. и в течение всего последующего времения на первый вход регистратора 15 знака поступает импульс напряжения уровня логической единицы (фиг.2 е). При этом на регистраторе 15 высвечивается с момента 1 з знак "+", что соответствует положительной величине определенного устройством среднего значения сигнала 7Масгцтаб выходных напряжений интеграторов 1 и 2 выбирается из наступления условий 7Б к моменту времени Инвертор 10 и компаратор б обеспечивают работоспособность устройства при условии, что к моменту С напряжение на выходе интегратора(т.е, интеграл напряжения сигнала) имеет отрицательное значение, При этом на регистраторе 5 высвечивается11 11зна н - , ч то соответствует о трицательной величине среднего значения сигнала . Формула изобретения Усредняющий преобразователь, содержащий первый интегратор, вход которого соединен с входной шиной через входной электронный ключ, а вы- ф ход подключен к первому входу первого комп.аратора, второй интегратор, вход ксторого соединен с выходом двух- позиционного электронного ключа, а выход - с вторым входом первого компаратора, источник опорного напряжения, выход которого соединен с вторым входом двухпозиционного электронного ключа, управляющие входы электронных ключей подключены к шине синхронизации, входы сброса интеграторов объединены, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональньгх возможностей путем обеспечения преобразования сигналов обеих полярностей, в него введены второй и третий компараторы, аналоговое запоминающее устройство, инвертор, элемент ИЛИ, элемент И, триггер, регистратор временного интервала и регистратор знака, первый вход второго компаратора подключен к общей шине, второй вход - к выходу второго интегратора, а выход - к второмупр.Рэа07 У,1/й,6 и 1 ъ) йи ир) Аю. и/г) йа УИ г 2 Составитель С.РыбиТехред Л.Олейник орректор А.Тяско едактор А.Гулько Подписноемитета СССРткрытийя наб., д.М 5 каз 2560/50 Тираж 778 ВНИИПИ Государств по делам изобре 035, Москва, Жногоний аушс изводственно-полиграфическое предприятие, г.ужгород, ул.Проектна 7 1231460 8входу элемента И, выход первого интег- ного ключа, а управляющий вход - к ратора через инвертор соединен с шине синхронизации, первый вход эле.первым входом третьего компаратора, мента И подключен .к выходу элемента второй вход которого подключен к вы- ИЛИ, третий вход . - к инверсному выхоходу второго интегратора, а выход - , ду триггера, а выход - к первому вхок вторым входам элемента ИЛИ и ре- ду регистратора временного интервала, гистратора знака, первые входы кото- первый вход триггера подключен к ширых подключены к выходу первого ком- не запуска, второй вход - к шине сикх" паратора, вход аналогового запомина- . ронизации, прямой выход - к входам ющего устройства подключен к выходу 1 р сброса интеграторов и к второму второго интегратора, выход - к пер- входу регистраторй временного интервому входу двухпозиционного электрон- вала.