Устройство для умножения

)9) Б б 0 4 С 06 Г 7 52 СР )пъР.- )" г ю )ОПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССР Р 1157542, кл. С 06 Р 7/52,13.09.82.Авторское свидетельство СССР Р 1116427, кл. С 06 Г 7/52, 06,10,82. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕЙИЯ(57) Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств для умножения двоичных и десятичных чисел, Целью изобретения является расширение области применения устройства за счет возможности умножения на нем наряду с двоичными и десятичных чисел. Устройство содержит регистры множимого, множителя и результата, блок кратных, блок частичных произведений, блок двоичного суммирования, блок суммирования тетрадных переносов, блок преобразования двоичного кода в десятичный, блок десятичного суммирования и коммутатор. Цель достигнута за счет введения в устройство блока кратных, блока суммирования тетрадных переносов, блока преобразования двоичного кода в десятичный, блока десятичного суммирования и коммутатора. Причем выход регистра множимого соединен с входом блока кратных, выход которого соединен с вторым входом блока частичных произведений. Выходы тетрадных переносов блока двоичного суммирования соединены соответственно с входами блока суммирования тетрадных переносов, выходы которого соединены соответственно с первой группой входов блока преобразования двоичного Ж кода в десятичный, вторая группа входов которого соединена соответственно с выходами тетрадных сумм блока С двоичного суммирования. Выходы блока преобразования двоичного кода в де- Я, сятичный соединены соответственно с, аиЮвходами блока десятичного суммирования. Выходы тетрадных сумм. блоков двоичного и десятичного суммирования соединены соответственно с первой и С второй группами входов коммутатора, 4 выход которого соединен с входом ре- ф 3 гистра результата. 1 ил.122 Изобретение относится к вычислительной технике и может быть использовано при разработке универсальных быстродействующих устройств для умножения двоичных и десятичных чисел.Цель изобретения - повышение быстродействия устройства за счет сокращения времени выполнения в нем умножения двоичных чисел.На чертеже приведена структурная схема устройства (число десятичных разрядов у множимого и множителя равно гп ),Устройство содержит регистры 1-3 соответственно множимого, множителя и произведения, блок 4 формирования кратных множимого, блок 5 формирования частичных произведений, узлы 6, -62 тетрадного суммирования, узлы 7, -721 суммирования тетрадных переносов, узлы 8-8 преобразования двоичного кода в десятичный, блок 9 десятичного суммирования, коммутаторы 10, -10 первой группы, коммутаторы 11, -11 ,второй группы и вход 12 режима устройства. Выходы регистра 1 множимого подключены к информационным входам блока 4 формирования кратных множимого, вход управления режимом работы которого подключен к входу 12 режима устройства, выходы регистра 2 множителя и блока 4 Формирования кратных множимого подключены к входам блока 5 Формирования частичных произведений, тетрадные выходы которого подключены к входам соответствующих узлов 6 -6 тетрадного суммирования,тетрадные выходы узлов 6 -6 тетрад 2 п ного суммирования с первого по предпоследний подключены к входам младших разрядов соответствующих узлов 8, -82 ,преобразования двоичного кода в десятичный, тетрадный выход последнего узла 6 тетрадного суммирования подключен к входу старшего разряда блока 9 десятичного. суммирования,тетрадные выходы узлов 6, -62 тетрадного суммирования подключены к первым информационным входам соответствукщих коммутаторов 10 -10 первой группы, вторые информационные входы которых, подключены к выходам соответствующих разрядов блока 9 десятичного суммирования, выходы коммутаторов 101 -102, первой группы подключенык входам соответствующих разрядоврегистра 3 произведения, информацион 9758 2ные входы коммутаторов 11 -11 сое 1 1 т динены с выходами переносов соответствуииих узлов 6-6 ,тетрадного суммирования с первого по предпоследнийи входами соответствукзцих узлов 7, -72 .,суммирования тетрадных переносов,выходы которых подключены к входамстарших разрядов соответствунзцих узлов 8 -82 ,преобразования двоичногокода в десятичный, выходы которыхподключены в соответствии со значениями весов разрядов к входам соответствующих разрядов блока 9, десятичного суммирования, выходы коммутаторов 11, -11 .,второй группы подключены к входам последующих узлов 6 -62 тетрадного суммирования, управляюиивходы коммутаторов 10 -102 , 11112 ,первой и второй групп подключены к входу 12 режима устройства.Регистры 1 и 2 соответственномножимого и множителя предназначеныдля хранения -разрядных десятичных и л-разрядных двоичных сомнод жителей (предполагается, что 11=4,).В регистр 3 произведения записывается 2 ъ-разрядное десятичное или же2-разрядное двоичное произведение.В блоке 4 формируются двухкратное, четырехкратное и восьмикратноемножимые. Получение этих кратных вдвоичной системе счисления не вызывает никакого труда и все они могутбыть образованы простым сдвигом кода множимого соответственно на один 3два и три двоичных разряда в сторонуего старших разрядовПри использовании десятичной системы счисленияс применением кода 8421 может бытьиспользована такая же процедура сдви.46га, как и при двоичной системе счисления, за исключением того, что еслиудвоенная десятичная цифра равна илибольше десяти, то (как и при сложении двух десятичных цифр в коде 842 1) 45требуются десятичный перенос и корректирующее добавление "+6". Блок 4формирования кратных множимого можетбыть реализован на основе трех последовательно соединенных узлов удвое- О ния и трех коммутаторов.Блок 5 предназначен для Формирования частичных произведений и можетбыть построен с помощью определеннымобразом смещенных линеек двухвходоеМвых элементов И. На первые входы элементов И каждой линейки иэ блока 4кратных поступает значение соответствующего кратного множимого, а на3 1229их вторые входы подается значение соотоветствующего двоичного разряда регистра 2 множите.я, На выходах элементов И одной линейки образуетсяодно часТичное произведение, а всегов блоке 5 формируется а частичныхпроизведений. Выходы элементов И,расположенных в одной и той же весовой позиции (десятичной или шестнадцатиричной) блока 5, образуют егоодин тетрадный выход, Всего в блоке5 имеется 2 тетрадных выходов.Узлы 6, -6 тетрадного суммирования осуществляют быстрое двоичноесуммирование значений тетрад, сформированных на соответствующих тетрадных выходах блока 5 формированиячастичных произведений, На тетрадном выходе каждого узла 6, -6, формируется тетрада суммы в однорядномдвоичном коде, а на их выход переноса поступают все те переносы, которые образуются в данном узле 6 присуммировании в нем значений тетради которые имеют вес, превышающий вессуммируемых тетрад. Эти переносымогут быть как одноразрядными двоичными числами, так и многоразрядными.Последнее имеет место при использовании в узлах 6 -6 с целью увеличения их быстродействия многовходовыхпараллельных комбинационнь:х счетчиков,Узлы 7, -7 ,суммирования тетрадных переносов предназначены длябыстрого двоичного суммирования значений переносов, сформированных навыходах переносов соответствующихузлов 6, -6 тетрадного суммирования.Они являются комбинационными суммирующими схемами.Каждый узел 8 -8 .,предназначендля быстрого преобразования его входного двоичного кода в выходной десятичный код, Входной двоичный код узлов8 -8 ,образован следующим образом:45младшая его часть является тетрадойдвоичной суммы соответствующего узла6 тетрадного суммирования, старшая жечасть является двоичной суммой, сформированной на выходе соответствующегоузла 7 суммирования тетрадных переносов. Узлы 8,-8,2 .,могут быть реализонаны как в виде однотактных комбинационных схем, так и на основе ПЗУ,В последнем случае информацию в ПЗУцелесообразно хранить надлежащим образом либо в коде с избытком "3",либо в коде с изЯтком "6". Это по 758 4эволяет исключить на входах блока 9десятичного суммирования специальныекодопреобразователи, а следовательно,и повысить его быстродействие;В блоке 9 десятичного суммированиявыполняется суммирование с учетомвесов разрядов десятичных результатов,образованных на выходах узлов 8 -8преобразования двоичного кода в десятичный. В большинстве практическихслучаев этот блок должен обеспечиватьбыстрое десятичноесуммирование либодвух, либо трех десятичных слагаемых,Коммутаторы 10-10 первойгруппы осуществляют передачу информации на входы регистра 3 произведения или с выходов разрядов блока9 десятичного суммирования (режимдесятичного умножения), или с тетрадных выходов узлов 6 -6 тетрадного суммирования (режим двоичногоумножения). Каждый коммутатор 10, -10 может быть реализован на четырех логических элементах 2 ИИЛИ.Коммутаторы 11 -11 второй груп 1 м-пы предназначены для объединения врежиме двоичного умножения независимых узлов 6 -6 тетрадного суммирования в единый Тцельный) блок двоичного суммирования, осуществляющийбыстрое суммированиедвоичныхчастичных произведений и формирукщийна своих выходах 2-разрядный результат в однорядном двоичном коде, Вэтом блоке двоичного суммирования могут быть применены все самые совершенные методы и средства быстрогосворачивания-рядного двоичногокода в однорядный. Наличие коммутаторов 11, -11 ,на путях передачипереносов от одних узлов 6 тетрадного суммирования к другим в большинстве случаев не снижает быстродействие блока двоичного суммирования,так как разрядные переносы его суммирунищих элементов формируются, какправило, быстрее, чем разрядные суммы. В тех же случаях, когда это будетпризнано целесообразным, функции коммутаторов 11 -11 могут быть учтег,.ны при разработке соответствукщихсуммирующих элементов блока двоичного суммирования, не снижая их быстродействие. Коммутаторы 11 -11 этат -1рой группы могут быть реализованына основе двухвходовых элементов И.Устройство при умножении в немдвоичных и десятичных чисел, работает следукщим образом, 12297585 В режиме двоичного умножения по сигналу на входе 12 устройства блок 4 настраивается. на формирование двоичных кратных множимого, коммутаторы 11 -11 .1 второй группы обеспечивают1 2 п 1объединение независимых узлов 9, -б, тетрадного суммирования в единый блок двоичного суммирования, осуществляющий преобразование-разрядного двоичного кода в однорядный, а с помощью коммутаторов 10, -10 первой группы подготавливается передача результатов с тетрадных выходов узлов 6 -6, на информационные входы регистра 3 произведения. Далее одновременно или последовательно во времени в регистры 1 и 2 загружаются -разрядные двоичные сомножитепи.После этого в блоке 4 формируются двоичные кратные множимого (двухкратное, четырехкратное и восьмикратное), которые совместно с множимым поступают соответствующим образом на входы блока 5, где образуется ь двоичных частичных произведений. С помощью узлов 6, -6 тетрадного суммирования,объединенных с помощью, коммутаторов11, -11 ,второй группы в единыйблОк двоичного суммирования, осуществляется быстрое суммированиедвоичных частичных произведений и образовавшаяся при этом 2 п-разрядная двоичная сумма через коммутаторы 10 -10 первой группы записывается в регистр 3 произведения.При умножении в устройстве десятичных чисел по сигналу на входе 12 режима устройства блок 4 настраивается на формирование десятичных кратных множимого, коммутаторы 11, -11второй группы обеспечивают независимую (автономную) работу всех узлов 6,-6 тетрадного суммирования, а с помощью коммутаторов 10 -10 первой1 2 п группы подготавливается прием информации на входы регистра 3 произведения с выходов разрядов блока 9 десятичного суммирования.Далее одновременно либо последовательно во времени в регистры 1 и 2 загружаются и -разряцные десятичные сомножители. После этого в блоке 4 Формируются десятичные кратные множимого (двухкратное, четырехкратное и восьмикратное), а в блоке 5 образуется 4, десятичных частичных произведений. С помощью узлов 6,-6 тетрадного суммирования и соответствую 20 ;5 30 35 40 5 50 55 щих узлов 7, -7 ,суммирования тетрадных переносов осуществляется автономное (локальное) двоичное суммирование равновесовых тетрад этих десятичных частичных произведений, а образовавшиеся при этом двоич.ые реэультаты преобразуются на соответствуюших узлах 8 -8 .,в десятичные,которые далее в блоке 9 преобразуются в однорядный 2 разрядный десятичный результат. Этот результат изаписывается в регистр 3 в качествеокончательного произведения. Формула изобретения Устройство для умножения, содержащее регистры множимого, множителя и произведения, блок формирования кратных множимого, блок формирования частичных произведений, узлы тетрадного суммирования, узлы преобразования двоичного кода в десятичный, блок десятичного суммирования и коммутаторы первой группы, причем выходы регист" ра множимого подключены к информационным входам блока формирования кратных множимого, вход управления режимом работы которого подключен к входу режима устройства, выходы регистра множителя и блока формирования кратных множимого подключены к входам блока формирования частичных произведений, тетрадные выходы которого подключены к входам соответствующих узлов тетрадного суммирования, тетрадные выходы узлов тетрадного суммирования с первого по предпоследний подключены к входам младших разрядов соответствующих узлов преобразования двоичного кода.в десятичный, тетрадный выход последнего узла тетрадного суммирования подключен к входу старшего разряда блока десятичного суммирования, тетрадные выходы узлов тетрадного суммирования подключены к первым информационным входам соответствующих коммутаторов первой группы, о т л и ч а ю щ е е - с я тем, что, с целью повышения быстродействия, в него введены узлы суммирования тетрадных перекосов и коммутаторы второй группы, информационные входы которых соединены с выходами переносов соответствующих узлов тетрадного суммирования с первого по предпоследний и входами соответствующих узлов суммирования тетрадных пе1229758 Составитель А. Техред Г.Герб та Редакто ррек а я Заказ 2451/ 671 49 Тираж ВНИИПИ Государст по делам изоб113035, Москва, Ж-Э одписное нно го тений митета ткрыт 4/5 Раушская н Производственно-полиграфическое предприятие, г. ужгород,роектная реносов, выходы которых подключенык входам старших разрядов соответствующих узлов преобразования двоичного кода в десятичный, выходы которыхподключены в соответствии со значениями весов разрядов к входам соответствующих разрядов блока десятичного суммирования, выходы которыхподключены к вторым информационным входам соответствукщих коммутаторовпервой группы, выходы которых подключены к входам соответствующихразрядов регистра произведения, выходы коммутаторов второй группы подключены к входам последующих узлов тетрадного суммирования, управляющие входы коммутаторов первой ивторой группподключены к входу режима устройства.