Множительно-делительное устройство

(51) 4 ЗОБР ПИС ЛЬСТВУ рское бюроения во ССС 1970.СССР 1978(57) Из брете блас относитс спольз вано ботк цифровых прибора езультатов измер обр ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВ(71) Специальное конструкро геофизического прибороИнститута геологии АН АзС(72) А,А.Кравцов(56) Авторское свидетельсВ 271115, кл. 0 06 Р 7/52Авторское свидетельств9 877536, кл. О 06 Е 7/68 ИТЕЛЬ 110-ДЕЛИТЕЛЬИОЕ УСТ ельнои техники и может бы ЯО 1208552 нии. Цель изобретения - расширение области применения за счет возможности деления меньшего числа на большее. Множительно-делительное устройство содержит генератор такт вых импульсов, делитель частоты, в читающий счетчик, коммутаторы, два дешифратора нуля, реверсивный счет чик, одновибратор и суммирующий Сч чик. Устройство работает в режиме умножения или деления. Режим деления задается потенциалом высокого уровня на первом входе устройства и потенциалом низкого уровня на вт ром входе устройства. Режим умножения задается потенциалом высокого уровня на втором входе устройства потенциалом низкого уровня на первом входе устройства. 1 ил, 120855235 Изобретение относится к вычислительной технике и может быть использовано в цифровых приборах для обработки результатов измерений.Цель изобретения - расширение 5 области применения за счет возможности деления меньшего числа на большее.На чертеже представлена функциональная схема устройства. 10Множительно-делительное устройство содержит первый элемент И делитель 2 частоты, первый 3 и второй 4 коммутаторы, вычитающий счетчик 5, первый дешифратор 6 нуля, 5 первый 7 и второй 8 триггеры, группу 9 элементов И, первый суммирующий счетчик 10, генератор 11 тактовых импульсов, вход 12 режима умножения, вход 13 режима деления, пусковой вход 20 14, выход 15 результата, реверсивный счетчик 16, вход 17 первого операнда, одновибратор 18, второй элемент И 19, второй дешифратор 20 нуля, второй суммирующий счетчик 21, первый 22 и второй 23 элементы ИЛИ, регистр 24 и вход 25 второго операнда, причем выход генератора 11 тактовых импульсов соединен с первым входом первого элемента И 1, второй вход ко горого соединен с прямым выходом первого триггера 7, а выход первого элемента И 1 соединен с информационным входом делителя 2 частоты и с первыми инФормационными входами первого 3 и второго 4 коммутаторов, управляющие входы делителя 2 частоты соединены соответственно с разрядными выходами регистра 24, входы когорого соединены соответственно с 40 входом 25 второго операнда устройства, выход делителя 2 частоты соединен с вторыми информационными входами первого 3 и второго 4 коммутаторов .и с тактовым входом второго триггера 45 8, инверсный выход которого соединен с первым входом второго элемента ИЛИ 23, выход первого коммутатора 3 соединен со счетным входом первого суммирующего счетчика 10, разряд чые выходы которого соединены с пер-. выми входами элементов И группы 9, выход второго коммутатора 4 соединен со счетными входами вычитающего счетчика 5 и реверсивного счетчика 16, разрядные выходы которого соединены с входами второго дешифратора 20 нуля и, соответственно, со сдвигом на одну тетраду в сторону старших разрядов, с информационными входамивычитающего счетчика 5, разрядныевыходы которого соединены с входамипервого дешифратора 6 нуля, входымладшей тетрады вычитающего счетчика 5 соединены с шиной логическогонуля, выход первого дешифратора 6нуля соединен со счетным входомвторого суммирующего счетчика 21,вторым входом второго элементаИЛИ 23 и с первым входом первогоэлемента ИЛИ 22, выход которого соединен с входом одновибратора 18 и свходом разрешения перезаписи вычитающего счетчика 5, выход второгоэлемента ИЛИ 23 соединен с тактовымвходом первого триггера 7, инверсныйвыход которого соединен с управляющими входами элементов И группы 9,вторые входы которых соединены сразрядными выходами второго суммирующего счетчика 21, выход второгодешифратора 20 нуля соединен с третьим входом второго элемента ИЛИ 23,выход одновибратора 18 соединен спервым входом второго элемента И 19,входом установки в единицу первоготриггера 7 и входом разрешения перезаписи делителя 2 частоты, выход второго элемента И 19 соединен с входом установки в ноль реверсивногосчетчика 16, пусковой вход 14 устройства соединен со вторым входом первого элемента ИЛИ 22, входами разрешения перезаписи реверсивного счетчика 16 и регистра 24 и входами установки в ноль первого 10 и второго 21суммирующих счетчиков и второготриггера 8, вход 13 режима деленияустройства соединен с первыми управляющими входами первого 3 и второго 4 коммутаторов, вторым входом второго элемента И 19 и входом режимаработы реверсивного счетчика 16,вход 12 режима умножения устройствасоединен с вторыми управляющими входами первого 3 и второго 4 коммутаторов и с входом установки в нольвычитающего счетчика, вход 17 первого операнда устройства соединен синформационным входом реверсивногосчетчика 16, выходы элементов И группы 9 соединены с выходом 15 результата устройства,Устройство работает в режимеумножения или деления.50 55 Режим деления задается потенциалом высокого уровня на входе 13 устройства и потенциалом низкого уровня на входе 12 устройства.Режим умножения задается потенциалом высокого уровня на входе 12 устройства и потенциалом низкого уровня на входе 13 устройства.При делении реверсивный счетчик 16 находится в режиме суммирования, который задается уровнем логической единицы с входа 13 устройства. При умножении счетчик 5 находится в нулевом состоянии. В режиме деления на первые управляющие входы коммутаторов 3 и 4 приходит разрешающий потенциал с входа 13, и на выход коммутатора 3 проходят сигналы с выхода делителя 2, а на выход коммутатора 4 - импульсы с генератора 11. В режиме умножения на вторых управляющих входах коммутаторов 3 и 4 находится разрешающий потенциал, на выход коммутатора 3 проходят импульсы с генератора 11, а на выход коммутатора 4 - сигналы с делителя 2. Режим деления. Измерение начинается в момент прихода пускового ,импульса на вход 4 устройства. Этот импульс сбрасьвает счетчики 10 и 21 в нулевое состояние, в реверсивныч счетчик 16 заносится число А, в регистр 24 - число В. В вычитающий счет чик 5 число А записьвается умноженным на 1 О, так как младшая тетрада счетчика 5 соединена с шиной логического нуля устройства и запись происходит со сдвигом, В момент окончания пускового импульса по его заднему фронту срабатывает одновибратор 18, который сбрасьвает реверсивный счетчик 16 и делитель 2 частоты в нулевое состояние и устанавливает триггер 7 в единицу, Элемент Иоткрывается, и импульсы с генератора 11 начинают поступать на дели - тель частоты. Коммутатор 3 начинает пропускать импульсы с делителя на счетчик 10, а коммутатор 4 - импульсы с генератора 11 на счетные входы счетчиков 16 и 5. В реверсивном счетчике 16 импульсы суммируются, так как он при делении находится в режиме суммирования, а в вычитающем счетчике 5 вычитаются. В момент перехода содержимого счетчика 5 через ноль, дешифратор 6 нуля вырабатывает импульс, который переключает по счет 5 О 15 20 25 30 35 40 45 ному входу триггер 7, На выходе группы9 элементов И появляется результатвычисления, Счетчик 21 регистрируетодин импульс, который означает, чторезультат измерения умножен на 1 О.В случае, если делимое меньше делителя, то содержимое вычитающегосчетчика 5 перейдет через ноль раньше, чем с выхода делителя 2 частотыпоступит первый импульс. В моментперехода через ноль содержимоговычитающего счетчика 5 дешифратор 6нуля формирует импульс, Этот импульсчерез элемент ИЛИ 22 производит запись содержимого реверсивного счетчика 16, умноженного на 10, в вычитающий счетчик 5 при этом в с етчике 5 окажется первоначальное число А, умноженное на 100) и осуществляет сброс делителя 2 частоты и реверсивного счетчика 16,Импульсы с генератора 11 продолжают поступать на счетчики 5 и 16,содержимое вычитающего счетчика 5 ли"нейно убывает, а реверсивного счетчика 16 - возрастает. В момент перехода вычитающего счетчика 5 черезноль в реверсивном счетчике 16 находится первоначальное число А, умно .женное на 100, а в момент перезаписив вычитающем счетчике 5 окажетсяэто число, умноженное на 1000, и т.д.Число переходов вычитающего счетчика 5 через ноль запоминается в счетчике 21. В конце измерения это число покажет, на сколько умножен результат измерения (на 10, 100, 1000и т,д.) . Перезапись с умножением продолжается до тех пор, пока содержи-.мое вычитающего счетчика 5 не станетбольше числа В, в этом случае импульсс делителя 2 частоты устанавливаеттриггер 8 в единицу, запрет с элемента ИЛИ 23 снимается, в момент перехода вычитающего счетчика 5 черезноль триггер 7 по счетному входу устанавливается в ноль, и измерениезаканчивается. Режим умножения. Измерение начинается в момент прихода пускового импульса на вход 14 устройства. В регистр 24 и счетчик 16 заносятся числа В и А, счетчики 1 О и 21 и триггер 8 устанавливаются в ноль.В момент окончания пускового импульса по его заднемуфронту одновибратор 18 формирует импульс, который устанавливает триггер 7 в едиФО рму ла т3 О б р и т -. ня1 г Множительио-девтельное усгройсг во содержащее генера гоп тактовьгхмпульсов;-елиел", частоты .ьчи-"тающий счетчпс,. ервый суммирующийсчетчик, перв,:. торой триггеры,первый элеменг И, первый дешифраТОР ПУЛЯ, ГРс 7 ПГУ ";оМЕНтОВ Р Ипервый и второй коммутаторы, причем выход генератора тактовых импульсов соединен с первьм входом ер-,.вого элемента И выход которого соединен с информационным вхсдом делителя частоть и с первыми информационньми входами первого и второго коммутаторов, первые управля- щие входы первого л вто-о О коммутаторов соединены с вхо я - е.:и а веления устройства,. вторье утр,- вляющие входы первого и второго коммутаторов соединены с входом режа умно-;,.:в женчя устройс тв а, в торые инфо рьаиэн- НЫЕ ВХОДЫ ПЕРВОГО И ВТОРОГО КОММУтаторов соедиуены со счетным входомпервого суммирующего счетчика, разрядные выходы которого соединены соответственно с первыми вход-.ьп элементов И гругпы, вход второго коммутатора соединен со счетн:.ивходом вычитающего счетчика, разряцные входы которого соединены .". вхсдами первого дешифратора нуля, гря-мой выход первого триггера соединен с вторым входом первого элеменР 12085 ницу и сбрасывает делитель 2 частоты. Сброса реверсивного счетчика 16 не происходит, так как элемент И 19 закрыт потенциалоы низкого уровня с входа 13 устройства Элемент И 1 открьвается и импульсы с генератора 11 поступают на вход делителя 2 частоты. Коммутатор 3 пропускает импульсы с генератора 11 на счетный вход счетчика 10, а коммутатор 4 в 10 импульсы с делителя 2 частоты на вход счетчика 16 (в режиме умножения потенциал низкого уровня с входа 13 устройства задает в реверсивном счетчике 16 режим вычита ния) . В момент перехода реверсивногс счетчика 16 через ноль дешифратор нуля вырабатывает ипульс, который сбрасывает триггер 7 через Открытый элемент ИЗИ 23, Измерение закан чивается, и результат формируется на. выходе группы 9 элементов И,та 11, вход установки в ноль первого суммирующего счетчика соединен с пусковым входом устройства, о т - л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет обеспечения возможности деления меньшего числа на большее, в устройство введены второй суммирующий счетчик, второй дешифратор нуля, второй элемент И, реверсивный счетчп., регистр, одновибратор и первый и и второй элементы ИЛИ, причем пусковой вход устройства соединен с первым входом первого элемента ИЛИ, входом разрешения перезаписи регистра, входами установки в ноль второго суммирующего счетчика, триггера и входом разрешения перезаписи реверсивного счетчика, информационные входы которого соединены соответственно с входами первого операнда устройства, разрядные выходы реверсивного счетчика соецинены с входами первого дешифратора нуля и с информационными входами со сдвигом на одну тетраду в сторону старших разрядов вычитающего счетчика, информационные входы младшей тетрады которого с.оединены с шиной логического нуля устройства, выход первого дешифратора нуля сое;тинен со счетным входом второго сум."рущего счетчика, с вторым входом первого элемента ИЛИ и с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом второго дечифратора нуля, инверсный выход . второго триггера соединен с третьим входом второго элемента ИЛИ, выход которого соединен с тактовым входом первого триггера, инверсный выход которого соединен с управляющими входами элементов И группы, выход первого элемента ИЛИ соединен с входом одловибратора и с входом разрешения перезаписи вычитающего счетчика, выход Одновибратора соединен с входом установки в единицу первого триггера, входом разрешения перезаписи делителя частоты и лервым входом второго элемента И, второй вход которого сое,ине с входом режима деления устройства и с входом установки режима работы реверсивного счетчика выход второго элемента И соединен с входом установки в ноль реверсивного счетчика,. счетный вход которого соединен с выходом зторого коммутатора, разрядные выходы второго суммирующегоСоставитель В,ГусевТехред З,палий Корректор С.Шекмар Редактор Л.Веселовская Заказ 289/58 Тираж 673 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Подписное Филиал ППП "Патент", г.ужгород, ул.Проектная, 4 1 1208552 Щсчетчика соединены с вторыми входами нены соответственно с входами второ" элементов И группы, вход установки в го операнда устройства, разрядные ноль вычитающего счетчика соединен с выходы регистра соединены соответствходом режима умножения устройства, венно с управляющими входами дели- информационные входы регистра соеди-теля частоты.