Устройство для ввода информации

" СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК 0 4 С Об Р 3 05 3 р (- Ц р . ".,4 дей щ,е ТЕН ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБР К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Казанский ордена Трудового Красного Знамени и ордена Дружбы народов авиационный институт им, А.Н. Туполева(72) Ю.К. Евдокимов, Д.В, Погодин, Е,Ф. Базлов и С.Н. Варнавский (53) 621.9-503.55 (088.8) (56) Авторское свидетельство СССР У 737943, кл. С 06 Р 3/05, 1980.Авторское свидетельство СССР450157, кл. С Об Р 3/05, 1974. (54)(57) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее элементы сравнения, первый элемент ИЛИ, блок управления, блок приоритета, первый счетчик, цифроаналоговый преобразователь, группу элементов И, группу триггеров, выходы которых соединены с первыми входами элементов сравнения, вторые входы которых являются аналоговыми входами устройства, второй выход блока управления соединен с входом счетчика, выходы которого соединены с входами цифроаналогового преобразователя, выход которого соединен стретьими входами элементов сравнения, выходы которых соединены соответственно с входами первого элемента ИЛИ и входами блока приоритета, выходы второй группы которого соединены соответственно с вторыми входами элементов И группы, выходы которых соединены с первыми входами триггеров группы, вторые входы которых соединены с первым выходом блока управления,ЯО 2 3505 четвертый выход которого соединенс первыми входами элементов И группы, выход первого элемента ИЛИ соединен с третьим входом блока управления, второй вход которого соединен с выходом старшего разрядапервого счетчика, о т л и ч а ющ е е с я тем, что с целью повышения быстродействия путем уменьшения избыточности вводимой информации, в него введены второй счетчик,первый и второй элементы задержки,блок памяти, генератор импульсов,первый и второй триггеры, элемент И,второй и третий элементы ИЛИ, выходы первой группы блока приоритета соединены с входами первой группыблока памяти, выходы которого являются информационными выходамиустройства, второй выход второготриггера соединен с первым входом блока памяти, входы второйгруппы которого соединены с выходами второго счетчика, первый входкоторого соединен с выходом старшего разряда первого счетчика и первым входом первого триггера, второйвход которого соединен с выходомстаршего разряда второго счетчика,второй вход которого соединен с выходом третьего элемента ИЛИ, первыйвход которого соединен с выходОмэлемента И, первый вход которогосоединен с первым выходом второготриггера, первый вход которого соединен с четвертым выходом блокауправления и входом первого элемента задержки, выход которого соединен с вторым. входом элемента И,второй выход блока управления сое динен с вторым, входом второготриггера, вторым входом третьегоэлемента И и входом второго элемента задержки, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединенс вторым входом блока памяти, третий вход которого соединен с третьим входом третьего элемента ИЛИ,1203505выходом генератора импульсов и является выходом устройства, вход генератора импульсов соединен с выходом первого триггера, второй вход второго элемента ИЛИ соединен с третьим выходом блока управления, первый вход которого является управляющим входом устройств.а .Изобретение относится к вычислительной технике и может найтиприменение в информационно-измерительных системах, в автоматизированных системах для научныхисследований, в системах автоконтроля.Цель изобретения - повышениебыстродействия путем уменыаенияизбыточности вводимой информации.На чертеже приведена блок-схема устройства,Устройство содержит аналоговыевходы 1, -1, первый триггер 2,информационные выходы 3, управляющий выход 4, управляющий вход 5,элементы 6 сравнения, первый элемент ИЛИ 7, блок Я управления, блок9 приоритета, первый счетчик 10,цифроаналоговый преобразователь(ЦАП) 11, группу 12 элементов И,группу триггеров 13, второй счетчик 14, первый элемент 15 задержки, блок 16 памяти, генератор 17импульсов, второй триггер 18,элемент И 19, третий элемент ИЛИ 20,второй элемент 21 задержки, второйэлемент ИЛИ 22.Устройство работает следующимобразом,Аналоговые сигналы подаются на входы 1-1 . На вход счетчика 10 и на вход счетчика 14 через элемент ИЛИ 20 блок 8 управления подает последовательность импульсов.При этом триггер 18 вэводится в единичное состояние, формируя на выходе единичный сигнал, поступающий на один из входов блока 16 памяти. 2Одновременно импульсы с второговыхода блока Я управления поступаютчерез элемент ИЛИ 20 на вход счетчика 14 и формируют последовательно 5 увеличивающийся адрес ячейки памяти блока 16. Кроме того, импульсы также поступают на элемент 21 задержки, а с него через элемент ИЛИ22 на управляющий вход "Запись" 1 О блока 16 памяти и осуществляют запись информации, сформированной наего входах, в ячейку памяти по адресу определяемому содержимымсчетчика 14.15 Цифроаналоговый преобразователь11 преобразует цифровой код на выходе счетчика 10 в аналоговую величину, поступающую на входы элементов 6 сравнения, которые срав О нивают эту аналоговую величину саналоговыми величинами на входах1 -1. Если указанные величинына входах некоторого элемента 6сравнения совпадают, то на его вы ходе устанавливается единичноесостояние. Если хотя бы один изэлементов 6 -6 сравнения находится в единичном состоянии, то элемент ИЛИ 7 вырабатывает сигнал, ЗО поступающий в блок 8 управления.Одновременно с этим блок 9 приоритета формирует на своих выходахпозиционный и двоичный коды номерастаршего по установленному приоритету элемента сравнения их всех тех,которые находятся в данный моментв единичном состоянии. С момента появления единичногосигнала на выходе элемента ИЛИ 7 4(блок 8 управления прекращает выдачу импульсов с второго выхода на55 входы счетчиков 10 и 14 и Формируетсигнал на третьем выходе, которыйпоступает на вход "Запись" блока16 памяти. По этому сигналу осуществляется запись кода адреса,соответствующего номеру входа аналоговой величины, для котороговходная аналоговая величина равнааналоговой величине на выходе цифроаналогового преобразователя 11,и сформированного на первой группевыходов блока 9 приоритета, в ячейку памяти блока. Параллельно с кодом адреса в один из разрядов ячейки памяти записывается также единица или нуль в зависимости от состояния триггера 18.По окончании этой операции блок8 управления формирует на четвертомвыходе сигнал, который поступаетна входы всех элементов И 12; -12а также на вход триггера 18, устанавливая его в нулевое состояние,и на вход первого элемента 15 задержки. Вторые входы элементов И 121-12соединены индивидуально с выходамиблока 9 приоритета, на которых Формируется позиционный код адресавхода аналоговых величин, длякоторого входная аналоговая величина равна аналоговой величине навыходе цифроаналогового преобразователя 11. Поэтому при наличии сигнала на каком-либо из этих выходовблока 9 приоритета происходит установка соответствующего триггера 13в единичное состояние. В силу того,что сигнал с выхода каждого из этихтриггеров 13 поступает на запрещающий вход соответствующего элемента 6 сравнения, он принудительноустанавливается в нулевое состояниеи удерживается в нем до окончаниявсего цикла преобразования.Одновременно с этим задержанныйимпульс с выхода элемента 15 задержки через элемент И 19 проходит навход счетчика 20 только в том случае, когда на втором выходе блока8 управления очередной импульс отсутствует. Это имеет место тогда,когда единичный сигнал на выходеэлемента ИЛИ 7 сохраняется,Если единичный сигнал на выходе элемента ИЛИ 7 сохраняется, что указывает на наличие единичного состояния еще одного или нескольких элементов 6 сравнения, то блок 8 5 10 15 20 25 30 35 40 45 50 уравления вырабатывает очереднойсигнал Запись на третьем выходеи описанный выше процесс записиинформации в блок 16 памяти повторяется, с той лишь разницей, чтос выхода триггера 18 в блок 16памяти записывается нуль,Таким образом, нулем в данномразряде информационного слоа блока16 памяти кодируется признак того,что записанные в памяти адресавходных аналоговых величин соответствуют случаю одновременно срабатывания нескольких схем сравнения,а единицей кодируется признак приращения аналоговой величины на выходе цифроаналогового преобразователя 11 на одну ступеньку шага квантования.В случае, когда после очередногоимпульса на втором выходе блока 8управления срабатывает один илинесколько элементов 6 сравнения,элемент ИЛИ 7 подает единицу натретий вход и на третьем выходеблок 8 вырабатывает управляющий сигнал "Запись", поступающии на входэлемента ИЛИ 22, то одновременно сним, благодаря элементу 21 задержки,на другой вход элемента ИЛИ 22 поступает задержанный сигнал, т,е,происходит дублирование сигналаЗапись", что не меняет условияФупкционирования системы ввода.Когда сигнал на выходе элемента ИЛИ 7 становится нулевым, т.е.принудительно с помощью соответствующего триггера 13 устанавливается в нулевое состояние последнийиз элементов 6 сравнения, сработавших в данном такте преобразования, разрешается дальнейшее поступление импульсов на вход счетчика 10.Единичное состояние любого триггера 13 сохраняется до конца циклапреобразования, что обеспечиваетзапоминание в конце каждого тактапреобразования только по тем входаманалоговых величин, элементы 6сравнения которых устанавливаются вединичное состояние в данном тактепреобразования. В конце цикла записи ячейки блока 16 памяти заполняют информацией,содержащей код адреса входных аналоговых величин 1, -1 и код признака.Причем расположение кодов по ячейкам блока 16 памяти строго упорядо 1203505чено го степени возрастания амплитуд Входных аналоговых Величин 1., -1, поскольку адпесация ячеек памяти осуществляется по содержимому счетчика 14, которое либо последовательно увеличивается аналогич 10 (следовательно пропорционально сигналу на Выходе цифроаналогового преобразователя 11), что кодируется записью единиц по одному из информационных входов блока 16 памяти. либо (если одновременно сработали несколько элементов 6 сравнения приОДНОМ ЗЧЯЧЕНттнт ЯНЯЛОГОБО ГО СИГНЯЛЯ на. Выходе цифроаналогового преобразователя 11) последовательноувеличиВяется по мере опроса сря ботавших на данном такте элемечтов О сравнения блоко. 9 приоритета, что кодируется записью нулей по соответствующему Входу блока 16 паблока. 16 памяти зыбиЦИСЛО тт;таЕтрается больше количества уровнейКВантовантИЯ НЯ ВЕЛт-ттт;НУ РЯВНБЮ 1 О -личесгву входньх янялоговьгх Величин (ВХОДНЫХ КЧНЯЛОВ) С ТЕМ, ,ЧТООЫ ПРИ СРЯбатЬтв "НВИ ВСЕХ ЗЛЕМЕНтОВ 6 СРЯВ= Нения на последней -,ттпенькэ анаЛОГОВОГО СИГНЯЛЯ Ний-,;:ОЯНЯЛОГОВОГОПРЕОбРЯЗОВЯТЕГтн 11 ОбЬЕ; тта 1.ТЯТИбыл достаточен цля записи соответ-.ствующей инвормяции,По окончании цикла записи блок 8 управления вырабатывает сигнал сброса триггеров 13 счетчик 10 переполняется. Одновременно по перепаду Фронту) сиГняля со стар-" шего разряда счетчика 10 счетчик 14 устанавливается В нулевое состояние, Взводится В единичное состояние триггер 2 и генератор 1 тначинает генерировать последовательность импульсов., поступающих ня ВхОд счетчикя 1 ч и Вход Считы-" БЯние" блока 16 памяти . ОДновременно с этим Формируется запрос ня упраьляющем выходе ч устройства.1 ттттПУЛ Ь СЫПО СТ тПЯЮЩИ Е На. В Х ОД счетчика 14, последовательно увели: СОДЕржИМОЕ СЧЕТЧИКЯ 1(т Нс; единицу и этим обеспечивают послецовательное считывание по адресам ячеек памяти информации хранящейся Б блоке 16 памяти, Во Внешнее устройство, подключенное к информационным выходам 3 системы ввода.По окончании цикла считыванияво Внешнее устройство счетчик 14переполняется. При этом сигнал навыходе его старшего разряда, подаваемый на нулевой Вход триггера 2,с единичного состояния переходит 1 О в нулевое, по которому (по Фронтусигнала) триггер 2 переключаетсяв нулевое состояние и генератор 17прекращает выдачу импульсов,Гчедующий цикл преобразования,15 аналогичный описанному, начинаетсяпосле прихода сигчяла на вход 5устройства ввода от внешнего устройства.Таким образом, в предлагаемой.20 системе ввода результаты преобразования вводятся во внсшнее устройстВо в виде кодов адресов входныханалоговых Величин 1 -1 т и кодапризнака, указанного выше и занимающего один разряд в выходноминформационном коде, При этом ввводимой. последовательности коцыупорядочены таким образом, чтопервый вводимый результат соответ 3" ствует номеру (адресу) канала, имею.щего амплитуду в один квантованныйуровень, второй результат - номеруканала, имеющего амплитуду в дваквантованньгх уровня, и т.д., если-т-. разряд признака содержит единицу.Если разряд признака - нуль, токоды адресов соответствуют входнымканалам, совпадающим по амплитуде,Указанное обстоятельство дает воз 40 можность по мере ввода однозначнойрасшифровки внешним устройством амплитуды входных аналоговых величин1:;-1;-, без Ввода В него информацииоб амплитудах. Это существенно45 уменьшает объем вводимой во внешнееустройство информации. Кроме этого,соответственно разрядности кодаЯМтптитУДЬт УМЕНЬШаЕтСЯ КОЛИЧЕСТВОВыходных линий связи, а также уменьшается объем памяти внешнего устройства на величину,. необходимую дляхранения Ь Кодов, эквивалентныхвходным аналоговым величинам 1 -1Предлагаемое устройство выгодноособенно в том случае, когда разрядность кода адреса меньше разрядности кода амплитуды, так как число выходных линий связи минимально, а203505 8мации об адресах входных аналоговых величин, превьппающих или не превышающих заданные нормы, а самаамплитуда имеет второстепенноезначение. Составитель В. ВерховскийТехред И,Асталош Коррек Редактор В. Петраш Шекмар Заказ 8417 5 1 Тираж 709 осударств лам изобр сква, ЖНИИПИ по 035, нного тенийРауш о к Филиал П Па нт", г. Ужгород, ул. Проектн также в случае использования в системах допускового контроля, реализующих операции Больше" или "Меньше" нормы. В таких системах контроля важным является получение инфорПбдписноФета СССРкрытийнаб,д. 4