Управляемый генератор импульсов

)4 Н 0332 ОМИТЕТ СССР ТЕНИЙ И ОТКРЫТИЙУДАРСТВЕ ДЕЛАМ И ПИСАНИЕ ИЗОБРЕТ ЬСТВ генеоника",гене Я ата",о дифен с ре ьного п ика со К АВТОРСКОМУ СВ(56) Палм. Высокочастотныйратор на ЭСЛ-схеме. - "Элект1975, В 11, с.61-62,Чулков В.А. Высокочастотныйратор пилообразного напряжени"Приборы и техника экспериме1980, В 6, с.96-97. 54)(57) УПРАВЛЯЮЩИЙ ГЕНЕРАТ ИМПУЛЬСОВ, содержащий два дифф альных приемника эмиттерно й логики, причем выход перв управляющим генератором тока, времязадающим конденсатором, вторая обкладка которого подключена к общейшине, и инвертирующнм входом второго дифференциального приемника, выходкоторого через .резистор нагрузкисоединен с источником напряжения иинвертирующим входом первого дифференциального приемника, инвертирувщий вход которого соединен с источником опорного напряжения, о т л и "ч а ю щ и й с я тем, что, с цельюрасширения диапазона регулированиявыходной частоты генератора, в неговведены резистивный делитель и конденсатор, причем первый вывод резистивного делителя и первая обкладкаконденсатора соединены с выходомвторого дифференциального приемника,второй вывод резистивного делителясоединен с источником опорного напряжения, а средняя точка резистивного делителя и вторая обкладка конденсатора соединены с неинвертирующим входом второго дифференциального приемника.1188857 Изобретение относится к импульсной технике и может быть использовано в качестве управляемого напряжением генератора в высокочастотных цифровых системах фаэовой автопод стройки частоты, а также генератора синхроимпульсов в устройствах вычислительной техники и автоматики.Цель изобретения - расширение диапазона регулирования выходной О частоты генератора.На чертеже изображена электрическая схема управляемого генератора импульсов.Схема содержит первый дифференци альный приемник 1 эмиттерно связанной логики, второй дифференциальный приемник 2 эмиттерно связанной логики, времязадающий конденсатор 3, источник 4 опорного напряжения, уп О равляющий генератор 5 тока, источник 6 напряжения, резистор 7 нагрузки, первый резистор 8 резистивного делителя, второй резистор 9 реэистивного делителя, конденсатор 10, инвертирующий вход 11 дифференциального приемника 2, неинвертирующий вход 12 дифференциального приемника 1, неинвертирующий вход 13 дифференциального приемника 2 и инвертирую- ЗО щий вход 14 дифференциального приемника 1.Выход дифференциального приемника 1 соединен с выходом управляемого генератора 5 тока, инвертирующим вхо-ц дом 11 дифференциального приемника 2 и времязадающим конденсатором 3, вторая обкладка которого соединена с общей шиной.Выход дифференциального приемни ка 2 соединен с инвертирующим входом 12 дифференциального приемника 1, через резистор 8 - с неинвертируюпрм входом 13 дифференциального приемника 2 и через нагрузочный резис-45 тор 7 - с шиной отрицательного источника 6 питания, Выход дифференциального приемника 2 является выходом генератора. Конденсатор 10 подсоединен между выходом дифферен- Я циального приемника 2 и его неинвертирующим входом 13.Выход источника 4 опорного напряжения соединен с инвертирующим входом 14 дифференциального приемника55 и через резистор 9 - с неинвертирующим входом 13 дифференциального приемника 2. гДифференциальный приемник 1 является стандартным интегральным дифференциальным приемником эмиттерно связанной логики и содержит переключатель тока, выполненный на транзисторах 15 и 16, эмиттеры которых соединены между собой и через генератор 17 тока подключены к шине источника отрицательного напряжения питания. База транзистора 15 соединена с неинвертирующим входом 12 дифференциального приемника 1, а коллектор - с общей шиной. База транзистора 16 соединена с инвертирующим входом 14 дифференциального приемника 1, а коллектор подсоединен к базе эмиттерного повторителя,. выполненного на транзисторе 18 и через резистор 19 к общей шине. Коллектор эмиттерного повторителя 18 соединен с общей шиной, а эмиттер - с выходом дифференциального приемника 1.Дифференциальный приемник 2 аналогично дифференциальному приемнику 1 содержит переключатель тока, выполненный на транзисторах 20 и 21, эмиттеры которых соединены между собой и через генератор 22 тока подключены к шине источника 6 отрицательного напряжения питания. База транзистора 20 соединена с неинвертирующим входом 13, а коллектор - с общей виной. База транзистора 21 соедине- на с инвертирующим входом 11 дифференциального приемника 2, а коллектор подсоединен к базе эмиттерного повторителя, выполненного на транзисторе 23, и через резистор 24 - к общей шине. Коллектор эмиттерного повторителя 23 соединен с общей шиной, а эмиттер - с выходом дифференциального приемника 2.На чертеже показан один из возможных вариантов схематического выполнения генератора 5 тока в виде резистора 25, подключенного между выходом генератора тока и входом 26 управляющего напряжения. Дифферециальные приемники 1 и 2 формируют на своем выходе напряжение высокого логического уровня (Бв) или низкого логического уровня (0) в зависимости от напряжения на его входах, Например, если напряжение на неинвертирующем входе 12 дифференциального приемника 1 выше, чем на инвертирующем входе 4, то ток генератора 17 тока переключается в тран-.+ ц,8 9 25 30 35 40 45 50 55 з 11знстор 15. На выходе дифференциального приемника будет высокий логический уровень напряжения, равныйсумме падения напряжения на резисторе 19 за счет базового тока транзистора 18 и напряжения эмиттер-базатранзистора 18. Если же на неинвертирующем входе 12 напряжение ниже,чем на инвертирующем входе 14, тоток генератора 17 тока переключитсяв транзистор 16. На выходе дифференциального приемника 1 будет напряжение низкого логического уровня, равное сумме падения напряжения на резисторе 19 за счет тока генератора17 и напряжения эмиттер-база транзистора 18.Дифференциальный приемник 2 работает аналогично дифференциальномуприемнику 1,Источник 4 опорного напряжениявырабатывает на выходе напряжение(ц), равное средней величине логического перепада выходных сигналовдифференциальных приемников.Напряжения логических уровней Ци ц и опорное напряжение цоустанавливаются такой величины, чтобы переключатели токов дифференциальных приемников находились в ненасыщенном режиме, что обеспечивает максимальное быстродействие. Так, длясерии К 500 стандартных интегральных схем эмиттерно связанной логикиэти напряжения равны Цз =-О, 8 В, Ц =-1, 8 В; цр-1, 3 В.Управляемый генератор импульсовработает следующим образом.Времязадающий конденсатор 3 заряжается через малое выходное сапротивление эмиттерного повторителя дифференциального приемника 1 и разряжается током управляемого генератора5 тока до уровней напряжений пороговпереключения дифференциального приемника 2 на входе 13.Если на выходе дифференциальногоприемника 2 установился высокий логический уровень напряжения, то на неинвертирующем входе 13 установитсянапряжение, которое заведомо нижевысокого логического уровня ц , новыше напряжения цо и равноКз(Ц в - Ц )з д 7+ (1)Кз + Кгде К 0 и К величины сопротивленийрезисторов 8 и 9 соответственно. 88857 4 Поскольку напряжение на входе 12 дифференциального приемника 1 выше, чем на входе 14, на выходе дифференциального приемника произойдет формирование высокого логического уровня и конденсатор 3 будет форсированно .заряжаться через малое выходное сопротивление транзистора 18. Как только напряжение на конденсаторе 3 и, следовательно, на входе 11 дифференциального приемника 2 достигнет уровня напряжения на вхоце 13, произойдет переключение дифференциального приемника 2. На его выходе и на входе дифференциального приемника 1 установится напряжение низкого логического уровня Ц. Напряжение на входе 13 диффференциального приемника 2 понизится и станет ниже напряжения цО, но выше напряжения цН и равным Поскольку напряжение на входе 12 дифференциального приемника 1 стало ниже, чем на входе 14, ток генератора 17 тока переключится в транзистор 16 и эмиттерный повторитель 18 закроется, так как на его базе напряжение будет ниже, чем на эыиттере. Конденсатор 3 начнет линейно разряжаться током генератора 5 тока. Скорость разряда конденсатора 3 определяется током генератора 5 тока и может управляться напряжением Еподаваемым на вход 26. Когда напряжение на конденсаторе 3 станет ниже напряжения на входе 13 дифференциального приемника 2, ток генератора 22 тока переключится в транзистор 20 и на выходе дифференциального приемника 2 установится высокий логический уровень напряжения цб.Процесс заряда-разряда времязадающего конденсатора 3 будет периодически повторяться и на выходе генератора будут вырабатываться положительные импульсы напряжения. Длительность импульсов будет равна сумме времени распространения сигнала в дифференциальных приемниках 1 и 2 и времени форсированного заряда конденсатора 3. Время паузы между импульсами равно сумме времени распространения сигнала в дифференциальных приемниках1 и 2 и времени разряда конденсатора 3 током генератора 5 тока,Изменяя ток генератора 5 тока с помощью изменения напряжения Е можно изменить длительность паузы выходных импульсов и тем самым управлять частотой повторения выходных импульсов.Выходные логические уровни У и Бй дифференциальных приемников 1 и 2 зависят от выходного тока нагрузки и определяются следующими известными упрощенными выражениями: рога переключения на входе 13 заведо 1 О мо ниже уровня напряжения высокого 15 20 25 30 35 40 45 где У - напряжение высокого уровБВня на базе транзисторов 18и 23 за счет базовых токов;Ц- напряжение низкого уровняна базе транзисторов 18и 23 за счет тока генераторов 17 и 22 тока, соответственно;1 и 1 - выходные токи нагрузки соне ййответственно при высокоми низком логическом уровне на выходе;а и г - параметры нелинейной модеэли и эквивалентное сопротивление эмиттерной цепитранзисторов 18 и 23;Чт - температурный потенциал.Выход дифференциального приемника 2 работает на постоянную токовую нагрузку, определяемую величиной нагрузочного резистора 7, а выход дифференциального приемника 1 работает на переменную токовую нагрузку генератора 5 тока, которая в процессе регулирования частоты может изменяться в широких пределах.Как видно иэ выражений,(3) и (4), если даже пренебречь технологически 1 не=П +ср +и - -+ г ф 1 (4)1 йнн ей т а э Нйу ми раэбросами элементов схема приемников, выходные логические уровнидифференциальных приемников 1 и 2могут значительно отличаться друг от друга. Величина сопротивления резисторов 8 и 9 выбирается таким образом, что напряжение.( 1) верхнего пологического уровня на выходе дифференциального приемника 1, а напряжение (2) нижнего порога переключения заведомо выше выходного уровня напряжения низкого логического уровня дифференциального приемника 1 во всем динамическом диапазоне регулирования генератора 5 тока и при всех возможных технологических разбросах элементов схемы дифференциальных приемников.Конденсатор 10, включенный между выходом дифференциального приемника 2 и его неинвертирующим входом 13, форсирует переключение напряжения на входе 13, устраняя влияние паразитной емкости входа, и переключение дифференциального приемника 2 из одного логического состояния в другое, Величина емкости конденсатора 10 выбирается небольшой величины, чтобы постоянная времени перезаряда конденсатора через эквивалентное сопротивление делителя на резисторах 8 и 9 было меньше длительности выходных импульсов.В предлагаемом управляемом генераторе импульсов верхняя граничная частота определяется временем переключения дифференциальных приемников. Для современных схем эмиттерно связанной логики это время лежит в области единиц и менее наносекунд. Поэтому верхняя граничная частотаданного генератора может достигать величины более сотни мегагерц, что позволяет использовать генератор в самых быстродействующих цифровых системах.1188857 ставитель Ю хред Т.фанта актор Ю.Ко одписное го комитета СССний и открытийРаушская наб., д ал ППП "Патент", г.Ужгород, ул.Проектная каз 6754/57 Тираж 871 ВНИИИ Государственн по делам изобрете 3 13035, Иосква, Ж, омановскийКорректор С.Шекм