Устройство для возведения в степень
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСНИХ СОЦИАЛИСТИЧЕСН 19) ( 7 УБЛИН 1)4 7/55 ПИСАНИ ТЕН К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ, Ж. Цатрянтитут кибернетики тельство СССР/552, 1978.льство СССР Р 105794 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) (57) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯВ СТЕПЕНЬ, содержащее два блока памяти,сдвигатель, сумматор, два элемента НЕ, о т.л и ч а ю щ е е.с я тем, что, с цельюрасширения области применения за счет возве.деиия в степень произвольных чисел, представленных в форме с плавающей запятой, в неговведены три блока памяти, два счетчика, дваблока формирования дополнения, нормализатор,элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, третий элементНЕ, шесть групп элементов И, две группы эле.ментов ИЛИ, адресные входы первого и второ.го блоков памяти соединены соответственно свходами мантиссы показателя степени и мантиссы основания степени устройства, выход перво.го блока памяти подключен к первому входусумматора, выход второго блока памяти подключен к информационным входам элементовИ первой и второй групп, выходы элементовИ первой группы подключены к входам первого блока формирования дополнения, выходы которого подключены к первым входамэлементов ИЛИ первой группы, вторые входыкоторых соединены с выходами элементов Ивторой группы, выходы элементов ИЛИ первой группы подключены к входам первойгруппы нормализатора, входы второй группыкоторого соединены с выходами первого счет.чика, информационные входы которого подклю чены к входам порядка основания степе устроиства, вход знака порядка основания сте пени устройства соединен с управляющим входом первого счетчика, управляющими входами элементов И первой группы и входом первого элемента НЕ, выход которого подключен к управляющим входам элементов И второй группы, адресные входы третьего блока памяти соединены с выходами младших разрядов нормализатора, а выход подключен к второму входу. сумматора, третий вход которого сое. динен с выходамн старших разрядов нормали затора, четвертый и пятьй входы сумматора соединены соответственно с выходами элемен тов И третьей и четвертой групп, информаци. ц онные входы которых подключепы к входу порядка показателя степени устройства, вход знака порядка показателя степени устройства соединен с управляющими входами элементов . И третьей группы и входом второго элемен- а та НЕ, выход которого подключен к управляющим входам элементов И четвертой группы, адресные входы четвертого блока памяти подключены к выходам младших разрядов сумма. тора, а выход подключен к информационному входу сдвигателя, управляющий вход которого соединен с выходами старших разрядов сумматора, выходы младших разрядов сдвигателя подключены к информационным входам элемен тов И пятой и шестой групп, выходы элементов И пятой группы подключены к входам второго блока формирования дополнения, выход которого подключен к первым входам элементов ИЛИ второй группы, вторые входы которых соединены с выходами элементов И шестой группы, а выходы подключены к адресным входам пятого блока памяти, выход кото. рого подсоединен к выходу мантиссы результа. та устройства, вход знака мантиссы показателя степени устройства подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход ко1171788 торого подсоединен к входу знака порядка ос.нования степени устройства, а выход соединенс управляющими входами элементов И пятойгруппы, выходом знака порядка результата уст.ройства и входом третьего элемента НЕ, выходкоторого подключен к управляющим входам Изобретение относится к вычислительной тех.нике и может быть использовано в цифровыхвычислительных машинах и специализированныхвычислительных устройствах.Цель изобретения - расширение области при. 5менения устройства за счет возведения в степеньпроизвольных чисел, представленных в формес плавающей запятой,На чертеже представлена блок-схема устрой.ства. 1 ОУстройство содержит блоки 1 и 2 памяти(логарифма), группу элементов .ИЗ, элементНЕ 4, группу элементов И 5, счетчик 6, блок 7формирования дополнения, группу элементовИЛИ 8, нормализатор 9, группу элементов И 10, 15элемент НЕ 11, группу элементов И 12, блок 13памяти (логарифма), элемент ИСКЛЮЧАЮЩЕЕИЛИ 14, блок 15 формирования дополнения,группу элементов ИЛИ 16, группы элементовИ 17 и 18, блок 19 памяти (экспоненты), эОсумматор 20, блок 21 памяти (экспоненты),сдвигатель 22, элемент НЕ 23, счетчик 24,вход 25 мантиссы основании степени, вход25 мантиссы показателя степени, выход 27знака порядка результата, выход 28 порядка 25результата, выход 29 мантиссы результата, .вход 30 знака мантиссы показателя степениустройства, вход 31 знака порядка показателястепени, вход 32 порядка показателя степени,вход 33 порядка основания степени, вход 34 ЗОзнака порядка основания степени.Устройство работает следующим образом,Возведение в произвольную степень чисел,представленных в форме с плавающей запятой(х"-2 ех, у=2 щ, где вх и м - мантис.рх Рх35са, а Рх и Ру - порядок х и з соответ.ственно), с с использованием операций лога.рифмирования и экспоненцирования, реализу.ется по следующим алгоритмам.При положительной степени (в т 0), еслиРи Рположительные, то у Рхо-х:(о оххх шехр (2 ххе(рххрохохэлементов И шестой группы и к управляющему входу второго счетчика, информационные входы которого соединены с выходами старших разря. дов сумматора, а выходы - с выходом порядка результата устройства,2.ео, ,мЕсли Рх и Ру отрицательные, то результирующее выражение равно-Р1 -Р 12 о щ,г=Х"=2 ):ехр,(ехр (Р+К+0 ю + +ь 1,мПри отрицательной степени (е. ( 0), если Рх и Ру положительные, то результирующее выражение равноРх+Во 1,мЕсли Рх или Ру отрицательные, то результи. рующее выражение соответственно равноРз / Рх 2 (-м)Е=Х =2 ьх ехр(ехр,(Р+К+Во, е+ое 1,МЕсли Рх и Ру отрицательные, то результи- . рующее выражение равноесли эо Р =1;Если Во Р 2= 0где т=ехРО,3 1171 где П: А - ближайгцее целое число, не больше А, а также обозначим с=ехр В екр й ы - как целую часть с, а б"со - как дробную ча:ть С, тогда знак з 1 пР порядка результата, порядок Р 2 и мантисса ю 2 резулыата определяются выражениями51 р Р = 51 о Р О+ 51 о пх 1 и = саню, если з 1 п Р:0;1-Ао, если з 1 п Р =1; Числа х инормализованы, не равны нулю и мантисса гпположительная (для отрицательных внет действительного значения ЕЮ%2 т. В блоках 1 2 и 13 памя 20 ти (логарифма) хранятся значения логариф. мов нормализованных чисел и выбираются соот- ВЕтСтВЕННО ЗНаЧЕНИЯВ 2 т Хо 2 тп И Ро 1, м (эти блоки памяти взаимозаменяемы), а в блоках 21 и 19 памяти (экспонен; ты) хранятся значения экспоненты и выбира. ются соответственно значения ехр 2 А и ехр 20 (эти блоки также взаимозаменяемы).Знаки з 1 пРх и зп Рэ порядков Ри Ру подаются соответственно на вход 34 знака30 порядка основания степени и вход 31 знака порядка показателя степени устройства, а значения порядков Рх и Ру - соответственно на вход 33 порядка основания степени и вход 32 порядка показателя степени устрой. ства. Знак з 1 л вмантиссы оэ подает. З 5 ся на вход 30 знака мантиссы показателя сте. пени устройства, а значения мантисс ви щэ подаются соответственно на вход 25 ман тиссы основания степени и на вход 26 мантиссы показателя степени устройства.Иэ блока 1 памяти (логарифма) выбирается значение 0 о 2 пи поступает на инфор. мационные входы групп элементов И 3 и 5. Если порядок Рх отрицательный, то сигнал с входа 34 знака порядка основания степени 45 устройства открывает группу элементов И 3, подключая выходы блока 1 памяти (логариф. ма) к входам блока 7 формирования дополнения, В блоке 7 значение 1 оо. глпреобразуется в дополнительный код (вычисляется значение- 0 о п 1) и через группу элементов ИЛИ 8 поступает на входы первой группы нормализатора 9. Одновременно с этим порядок Рх с входа 33 порядка основания степени устройства поступает в счетчик 6, а сигнал с входа 34 знака порядка основания степени устройства подается на вход "Вычитание единицы" счетчика 6. В реэульта. 788 4 те в последнем вычисляется разность (Рх - 1), если знак порядка Рх отрицателен. Результат (Рх - 1) для положительного Рх с выходов счетчика 6 поступает на вторые входы норма. лизатора 9. Если порядок Рх положительный, то сигнал с входа 34 знака порядка основания степени устройства через элемент НЕ 4 подается на управляющий вход группы эле. ментов И 5, подключая выходы блока 1 па. мяти (логарифма) через группы элементов И 5 и ИЛИ 8 к первым входам нормализа. тора 9.Таким образом, в нормализатор 9 посту. пают целая часть из счетчика 6 и дробная часть иэ блока 7 формирования дополнения или из блока 1 памяти (логарифма). Нор. мализатор 9 выполняет нормализацию числа на его входах, формируя на выходах старших разрядов характеристику К, а на выхо дах младших разрядов - нормалиэационную мантиссу, представленную положительным числом (1,М), где М - произвольная комбинация двоичных нулей и единиц. По значению 1,М младших разрядов нормализатора 9 из блока 13 памяти (логарифма) выбирает. ся значение го 1,М и поступает на вторые входы суммирования сумматора 20, а на его первые входы суммирования поступает значение Ро 2 , выбираемое иэ блока 2 памяти (логарифма). В младших разрядах сумматора 20 вычисляется сумма А: Уо ,М+ + Гое гп . Значение К из старших разрядов нормализатора 9 поступает на третьи входы суммирования сумматора 20. Порядок Ру с входа 32 порядка показателя степени устрой. ства поступает на информационные входы групп элементов И 10 и 12. Если порядок Ру отрицательный, то сигнал с входа 31 знака порядка показателя степени устройства открывает третью группу элементов И 10 и порядок Ру поступает на входы вычитания сумматора 20. Если порядок Ру положитель. ный, то сигнал с входа 31 знака порядка показателя степени устройства через элемент НЕ 11 открывает четвертую группу элемен. тов И 12 и порядок Ру поступает на четвер- тые входы суммирования сумматора 20, Таким образом, в старших разрядах сумматора 20 вычисляется разность В = К - Ру + П или сумма В = К + Ру + П, где П д 1 А- ближайшее целое число, не больше А, т.е, возможен перенос иэ младших разрядов,Знак порядка результата определяется эле. ментом ИСКЛ 10 ЧАЮЩЕЕ ИЛИ 14 и подается на выход 27 знака порядка результата уст. ройства.Ло значению Я, содержащемуся в младших разрядах сумматора 20, из блока 2) памяти (экспоненты) выбирается значение экс 1171788поненты ех р А и поступает на первые входы сдвигателя 22, а на другие его входы по. дается значение, 8 из старших разрядов сумматора 20. Сдвигатель 22 осуществляет сдвиг значения ехР вправо или влево в зависимости от знака 6 на число разрядов, равное числу Ь . Таким образом, на выходах сдвигателя 22 устанавливается целая часть со в старших разрядах и дробная часть д"ы в младших разрядах, Значение д"о с выходов младших разрядов сдвигателя 22 поступает на информационные входы элементов И 17 и 18, а значение о с выходов старших разрядов - в счетчик 24.15При отрицательном порядке результата на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14 устанавливается единичный сигнал, который открывает группу элементов И 17, подключая выходы младших разрядов сдвигателя 22 к входам блока 15 формирования дополнения.В блоке 15 вычисляется дополнение 0=1 - ды - дополнительный код значения (-а ) и через группу элементов ИЛИ 16 поступает на адресный вход блока 19 памяти (экспоненты), соответственно которому из блока 19 выбирается значение экспоненты, т.е, манмантиссы п 1:ехр О результата, и подается навыходы 29 мантиссы результата устройства. Вэтом случае на вход "Сложение единицы"счетчика 24 сигнал не подается и его содержи.мое, т.е. порядок Р 2=о результата, передается на выход 28 порядка результата устрой.ства. При положительном порядке результата на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14 фор. мируется нулевой сигнал, который через элемент. НЕ 23 открывает элементы И 18, подключая выходы младших разрядов сдвигателя 22 к адресному входу блока 19 памяти (экспоненты). Из блока 19 выбирается значение экспоненты, т.е. мантисса т -ехро результата, и подается на выход 29 мантиссы результата устройства. Одновременно с этим сигнал с выхода элемента НЕ 23 поступает на вход "Сложение единицы" счетчика 24, с его содержимым суммируется единица и результат, т,е. порядок Р = Ы + 1,. подается на вы.ходы 28 порядка результата устройства.Мантисса а результата на выходе 29 мантиссы результата устройства всегда получа. ется нормализованной н положительной.1171788 ЮО Ю 1 Л Л 74 Ы Составитель А, ЖижинРедактор Л. Гратилло Техред С. Йовжнй Корректор М,одписно Ужгород, ул. Проектная, 4 иал ППП "Патент каэ 4864/41 Тираж 710 ВНИИПИ Государственного коми но делам изобретений и от 113035, Москва, Ж - 35, Раушск
СмотретьЗаявка
3711954, 07.03.1984
ОРДЕНА ЛЕНИНА ИНСТИТУТ КИБЕРНЕТИКИ ИМ. В. М. ГЛУШКОВА
КУРГАЕВ АЛЕКСАНДР ФИЛИППОВИЧ, ЦАТРЯН КАРЕН ЖОРАЕВИЧ
МПК / Метки
МПК: G06F 7/552
Метки: возведения, степень
Опубликовано: 07.08.1985
Код ссылки
<a href="https://patents.su/5-1171788-ustrojjstvo-dlya-vozvedeniya-v-stepen.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для возведения в степень</a>
Предыдущий патент: Матричное устройство для возведения в квадрат и извлечения квадратного корня
Следующий патент: Цифровой интегратор
Случайный патент: Устройство для контроля качества канала связи