Устройство задержки импульсов

пп 50529 ОПИСАНИЕ ИЗОБРЕТЕНИЯ Свез Советских Социалистических Республик(23) ПриоритетОпубликовано 28.02,76, БюллетеньДата опубликования описания 20.04. 1) М. Кл 2 Н ОЗК 17/28 Н 01 Н 47/18Государственнмн комнте ета Министров ССС делам изобретенийн открытий(71) Заявит УСТРОЙСТВО ЗАДЕРЖ МПУЛЬСО пре- дли- ность 2 рение еств- пульявля озволя задержИзобретение относится к импульсной технике и может использоваться для задержки последовательности импульсов с преобразованием их длительности.Известно устройство задержки импульсов, 5 содержащее последовательно включенные одновибратор, вход которого является входом устройства, элемент задержки, первый блок памяти, элемент ИЛИ, элемент И, элемент запрета, при этом первый вход элемента 10 И соединен с входом одновибратора и первым входом элемента запрета, выход которого соединен с вторым входом первого блока памяти, второй вход элемента И соединен с выходом элемента задержки и вторым входом 15 элемента запрета.Однако известное устройство не может образовывать задерживаемые импульсы,тельность которых превышает длитель задержки. 0Целью изобретения ется расшидиапазона задержек, п ющих осущ лять преобразование иваемых им сов.Для этого в предлагаемое устройство введен второй блок памяти, включенный между выходом элемента И и вторым входом элемента ИЛИ, при этом второй вход этого блока памяти подключен через дополнительный инвертор к выходу первого блока памяти. 30 На чертеже приведена структуческая схема предлагаемого удержки импульсов.Устройство содержит включенные последовательно одновибратор 1, элемент 2 задержки, первый блок 3 памяти, инвертор 4, второй блок 5 памяти и элемент б ИЛИ, первый вход которого подключен к выходу блока 3, второй вход последнего подключен через элемент 7 запрета к входу устройства, входу одновибратора 1 и первому входу элемента 8 И, второй вход которого подсоединен к выходу элемента 2 и второму входу элемента 7, а выход - к второму входу блока 5.Устройство работает следующим образом.При превышении длительности входных импульсов над длительностью задержки в элементе 2 на выходе элемента 8 через время задержки появляется сигнал, длительность которого равна разности длительностей входного импульса и задержки, поступающий на блок 5, Одновременно в элементе 7 формируется выходной импульс, длительность которого равна разности длительностей его входных сигналов, т. е, времени задержки. При этом блок 3 формирует импульс, длительность которого равна или пропорциональна длительности входного импульса, поступающий через инвертор 4 на запускающий вход блока 5, на выходе которого формируется импульс с длитель505129 Формула изобретения Составитель А, СтепановТекред М, Семенов Корректор Л. Орлова Редактор Е, Караулова Заказ 826/17 Изд. Юо 1160 Тираж 1029 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Типография, пр. Сапунова, 2 постыл, равной разности длительностей его входных импульсов или пропорциональной ей, причем коэффициент пропорциональности равен соответствующему коэффициенту блока 3. Выходные сигналы блоков 3 и 5 складываются по времени элементом 6, на выходе которого формируется импульс, задержанный относительно входного импульса и имеющий длительность, равную или пропорциональную длительности входного импульса. Устройство задержки импульсов, содержащее последовательно включенные одновибратор, вход которого является входом устройства, элемент задержки, первый блок памяти и элемент ИЛИ, выход которого является выходом устройства, элемент И, элемент запрета, при этом первый вход элемента И соединен с входом одновибратора и первым 5 входом элемента запрета, выход которого соединен с вторым входом первого блока памяти, второй вход элемента И соединен с выходом элемента задержки и вторым входом элемента запрета, отличающееся тем, что, с целью 10 расширения диапазона задержек, позволяющих осуществлять преобразование задерживаемых импульсов, в устройство введен второй блок памяти, включнный между выходом элемента И и вторым входом элемента ИЛИ, 15 при этом второй вход этого блока памяти подключен через дополнительный инвертор к выходу первого блока памяти.