Цифровой генератор гармонических функций

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЯО,6 Г 1/02 САНИЕ ИЗОБРЕТ и Р 18А. В.Тарах овые ди11, ф91 - 1 1,СССР1980. аторь 68, с льство 1/02,инетверрым управляющи пятый, шестой нх инх зации етвертого приращени г енера я аргумент оду первог входподкл перв соед агаем чен мат ен с ОСУДАРСТВЕННЫИ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Неслуховский Кференциальные анали(54)(57) ЦИФРОВОЙ ГЕНЕРАТОР ГАРМОНИЧЕСКИХ ФУНКЦИЙ, содержащий блокпамяти, первый сумматор и коммутатор,о т л и ч а ю щ и й с я тем, что,с целью расширения функциональных возможностей за счет генерирования функций с произвольным фазным сдвигом,в него введены второй и третий сумматоры, пять регистров, преобразователь прямого кода в.обратньп, группаэлементов И и блок синхронизации,причем вход знака фазного сдвигагенератора подключен к входу блокасинхронизации, первый и второй выходы которого подключены к входам схронизации соответственно первогои второго регистров, третий и чтый выходы блока синхронизации соединены соответственно с первым и втовходами коммутатора,едьмой выходы блока низации соединены с вх ответственно третьепятого регистров, а, выход которогомационным входом пер вого регистра, выход которого соед -нен с входом второго слагаемого первого сумматора, первым информационным входом коммутатора и входом первого слагаемого второго сумматора,вход второго слагаемого которого подключен к входу задания абсолютногозначения фазного сдвига генератора, авыход - к информационному входу второго регистра, выход которого соединен с вторым информационным входомкоммутатора, выходы младших (И)-хразрядов которого ( 1 - разрядностьаргумента) соединены с информационными входами преобразователя прямогокода в обратный, управляющий входкоторого подключен к выходу (и)-горазряда( коммутатора, а выход - к входу первого слагаемого третьего сумматора и первыми входами элементов Игруппы, выходы которых соединеныс входом второго слагаемого третьего сумматора, выход которого соединенс информационным входом третьегорегистра, выход которого соединенс входом блока памяти, выходы которого подключены к младшим разрядам информационных входов четвертого и пятого регистров, выходыкоторых соединены с выходами. соответственно первой и второй функцийгеерэтора, выход (и)-го разрядакоммутатора соединен с вторыми входами элементов И группы и входомпереноса из младшего разряда третьего сумматора, выход и -го разрядакоммутатора соединен с входами старшего разряда четвертого Й пятогорегистров.Предлагаемое устройство относитсяк автоматике и вычислительной технике и может быть использовано в устройствах автоматизированного контроля, синтезаторах и анализаторах 5сложных сигналов, тренажерах и т,п.Целью изобретения является расширение функциональных возможностейцифрового генератора гармоническихфункций за счет генерирования функций с произвольным фазным сдвигом.На фиг. 1 представлена Функциональная схема предлагаемого устройства; на фиг. 2 - временная диаграммасигналов на выходах блока синхронизации при положительных значенияхугла фазного сдвига; на Фиг, 3 - временная диаграмма сигналов на выходах блока синхронизации при отрицательных значениях угла фазного сдвига,Цифровой генератор гармоническихФункций (фиг. 1) содержит первыйсумматор 1, первый регистр 2, коммутатор 3, второй сумматор 4, второй 25регистр 5, преобразователь 6 прямогокода в обратный, группу элементов И 7,третий сумматор 8, третий регистр 9,блок 10 памяти, четвертый регистр 11,пятый регистр 12 и блок 13 синхронизации.Прежде чем проанализировать работу всего устройства, рассмотрим взаимодействие преобразователя 6, группыэдементов И 7, третьего сумматора 8,третьего регистра 9 и блока 10 памяти, совокупность которых в дальнейшем будем считать для простоты табличным ПЗУ, где хранятся значениял 27функции здп х для всех Ох(2 н в -),где о - разрядность кодов аргумен- ф тов первой и второй генерирующих Функций, которые формируются на выходах первого регистра 2 и второго регистра 5.:В блоке 1 О памяти записаны значе-ния здп х дляЛц .сЧО-х. - ) .СМладшие (в) разряда кода аргумента х поступают с выхода коммута- ффтора 3 на информационный вход преобразователя 6. Для всех Осх-,2в (и)-у разряде этого кода, имею 11щем Вес - ,. присутствует ноль, вследфствие чего младшие разряды проходятчерез преобразователь 6 без изменения. На выходе группы 7 также ноль,На входах третьего сумматора 8 присутствуют следующие коды: на входе переноса - ноль, на входе второго слагаемого - ноли во всех разрядах, на входе первого слагаемого - младшие (п) разряда кода аргумента х.Вследствие этого на выход третьего сумматора 8 все (и) младших разряда проходят без изменения; по импульсу с пятого выхода блока 13 синхронизации они фиксируются в треть ем регистре 9, и по полученному адресу из блока 10 памяти считываютсяИзначения здп х для 02НПри х=-, в (и) разряде кода ар 2гумента появляется единица, а в младших разрядах - нули. При поступлении единицы на управляющий вход преобразователь 6 ипвертирует все поступающие на его вход разряды. На все входы элементов И поступают, следовательно, единицы и на ее выходе формируется также единица, поступающая на все входы второго слагаемогосумматора 8; на входе переноса сумматора 8 также присутствует единица. Сумматор 8 представляет собой обычный двоичный сумматор, поэтому наличие единиц на всех его входах, включая вход переноса, вызывает появление единиц во всех разрядах его выхода. При этом из блока памяти Осчитывается код, соответствующий"й Ьзначению аргумента (-, - ) кото 2 п фрый с высокой точностью равен кодул.лз п-. При Ъ /2 хс и на выходе элемен 2тов И присутствует ноль, вследствиечего на выходе третьего сумматора 8Формируется дополнительный код аргумента, а из блока 1 О памяти считывается значения функции на ее нисходящем участке.При значениях исхс 2 и преобразователь 6, элементы 7, сумматор 8, регистр 9 и блок памяти работаютточно так же, как и при Охц .Устройство работает следующим образом.На его первый вход подается кодприращения аргумента Ьх, на второйвход - абсолютное значение кода Ь Ч,определяющее величину фазного сдвига генерирующих функций, и на третий вход - знаковый разряд кода бЧ .Для определенности примем, чтов исходном состоянии на выходахВеличина угла фазового сдвига определяется абсолютной величиной кода дц и ограничена снизу весом з 1156044 4первого регистра 2 присутствуют ну- третьего цикла это коды зпЗЬхли во всех разрядах. На выходе пер- и здп(ЗЬх+ щ) и т.д. Таким образом,ваго сумматораприсутствует сумма на выходах устройства формируютсясодержимого первого регистра 2 и ко- последовательности параллельных кода Ьх, т.е. фактически 6 х. С прихо Зов, представляющие функции з 1 п(шбх)дом первого импульса на вход синхро- и зГ.п(вдх+ )дц), где в=1,2,3низации первого регистра 2 Ьх запи- Частота смены этих кодов определясывается в него и после этого посту- ется частотой повторения циклов.пает на вторые входы первого сумма- Периоду функции здп(тпдх) соот 1тора 1 и второго сумматора 4 и на 10 ветствует 2" значений аргументапервый вход коммутатора 3. Вслед за Х - от 0 до (2 -1), следовательно,этим на первый управляющий вход ком- период функции может быть определенмутатора 3 поступает импульс боль- выражениемшой длительности, подключающий к вы- (2 -1)Ь Тходу коммутатора 3 его первый вход. Ьх ф(1)На вход синхронизации третьего реги- где Ь- период повторения цикловУстра 9 поступает импульс с пятого Ьх - десятичный эквивалент ковыхода блока 13 синхронизации, после да Ь х.чего импульс на первом управляющем Частота генерируемых функций привходе коммутатора прекращается. С вы этом определяется выражениемхода ПЗУ считывается код зп Ь ."., 1 ахпоступающий на входы регистров 11 Т ьЛ ("-(2)и 12. Д ф1 . Далее, если фазный сдвигЬ Минимальный период повторения цикловположителен (в знаковом разряде ко- (он является для выходных функцийда Ь- О ), приходит импульс на син- интервалом дискретизации) опреде 25хровход регистра 11, записывая.в не- ляется в основном, удвоенным време 9го код зЫ Ьх, если разный сдвиг ЬЧ нем счигывания информации из блокаотрицателен (в знаковом разряде кода памяти 10 и может быть представленкЬ ), приходит импульс на синхро- выражениемвход регистра 12 и код за дх зали Ь ="- Иф,) (3)рОдновременно с поступлением имФпульса на вход синхронизации регистра 11 (или регистра 12) поступа- сч - время считывания из блока 1 Оет импульс на вход синхронизации памяти,второго регистра 5. По этому импуль- Иными словами, период дискретису в регистр 5 записывается код зации может быть выбран (и заложен(д 1 ц.дх+16 в узел 10 синхронизации) любым, ноВслед за этим на второй управляю- не меньше значения, определенногочщии вход коммутатора 3 поступает 40 выражением (3). ГГрактнчески он опреимпульс большой длительности, под- деляется исходя из теоремы Котельниключенный к выходу коммутатора 3 его кова:второй вход, после чего повторяется тдрассмотренный выше процесс с той лишь 2 (4)разницей, что код 81 п(Ьх+ 161) запи где Т - период генерируемых функций.сывается в регистр 12, если фазный При выбранном периоде дискретисдвиг Ь положителен, или в ре- зации задается приращение аргумента -.гистр 11, если фазный сдвиг отрица- от единицы младшего разряда кода аргумента до значенияК началу второго цикла на выходе 50 (2 псумматора 1 присутствует код 26 х. к "макс = -(5)Второй цикл начинается с поступле- Фактически частота генерируемыхния на вход синхронизации регистра 2 сигналов лежит в диапазоне от долейимпульса, после чего повторяется вся герца до сотен килогерц.рассмотренная вьпие последовательность 55действий; в конце второго цикла навыходах устройства присуствуют кодыз 1 п 2 дх и зп(2 Ьх+1 д 1). В концеединицы младшего разряда кода аргумента 1смаке" (ф ) (7) Таким обрззом, на выходах устройства вырабатываются в виде параллельных кодов функции: д л 1 ДЦ = 5 ъъ=1,2,3- разрядность кода аргумента;- десятичный эквивалент кодаприращения аргумента;" десятичный эквивалент кода где в и Ьх/ фазного сдвига с учетом знака.Независимо от знака угла фазногосдвига второй аргумент формируется5в устроистве увеличенным по сравнению с первым. Однако, если фазныйсдвиг положителен, в регистр 11записывается значение функции 10з 1 п шах, а в регистр 12 - зп (шдх++16 ). Для потребителя это означает что сигнал на втором выходеимеет, по отношению к сигналу напервом выходе, положительный фазныйсдвиг.15Если задан отрицательный фазныйсдвиг, то код агап шах записываетсяв регистр 12, а код зп(тбх+ Щ)регистр 11. Для потребителя этоозначает, что сигнал на втором выходе имеет, по отношению к сигналуна первом выходе, отрицательныйфазный сдвиг.