Цифроаналоговый преобразователь

(19) (11) 151)4 Н 03 М 1 86 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТ 8 ЕННЦЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТЮ(54)(57) 1. ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий источник опорного напряжения, выход которого соединен с первыми входами переключателей,вторые входы которых подключены кобщей шине) резистивную матрицу, входы которой соединены с выходами соответствующих переключателей, усредняющий блок, вход которого соединенс выходом резистивной матрицы, а выход - с выходной шиной, сдвигающийрегистр, выходы которого соединенысоответственно с управляющими входами переключателей, счетчик импульсов,блок сравнения кодов и генератор импульсов, выход которого соединен свходом счетчика импульсов, первыевыходы которого подключены к первымвходам блока сравнения кодов, вторыевходы которого соединены с шинойвходного кода, о т л и ч а ю щ и й -с я тем, что, с целью упрощения, внего введены формирователь 1 ИИМ - сигнала и блок формирования сдвигающихимпульсов, первый вход которого соединен с первым выходом блока сравнения кодов, второй вход - с вторым выходом счетчика импульсов, а выход -с входом синхронизации сдвигающегорегистра, Информационный вход которого подключен к выходу формирователяШИМ-сигнала, первый вход которого соединен с вторым выходом блока сравнения кодов, второй вход - с третьим выходом счетчика импульсов.2. Преобразователь по п.1, о т - л и ч а ю щ и й.с я тем, что каждый разряд сдвигающего регистра выполнен на последовательно соединенных основной и дополнительной триггерных ячейках, синхронизирующие входы которых соединены с входом синхронизации сдвигающего регистра, причем первый выход основной триггерной ячейки каждого разряда, кроме последнего, подключен к входу дополнительной триггерной ячейки следующего разряда, вход первой из которых соединен с ин- Е формационным входом сдвигающего регистра, выходы которого подключены к вторым входам основных триггерных ячеек,3. Преобразователь по п. 1, о т - Я л и ч а ю щ и й с я тем, что блок формирования сдвигающих импульсов выполнен на элементе выделения пер- ) вого импульса, элементе выделения д, второго импульса и элементе суммирования импульсов, причем первый вход : блока формирования сдвигающих импульсов соединен с входом элемента выделения второго импульса, второй вход -ьс входом элемента выделения первого ,импульса, выход которого соединен с первым входом элемента суммирования импульсов, второй вход которого сое- ф динен с выходом элемента выделения второго импульса, а выход в .с выходом блока формирования сдвигающих импуль-сов.294 2первый вход которого соединен с первым выходом блока сравнения кодов,второй вход - с вторым выходом счетчика импульсов, а выход - с входомсинхронизации сдвигающего регистра,информационный вход которого подключен к выходу формирователя ШИМ-сигнала, первый вход которого соединенс вторым входом блока сравнения кодов, второй вход - с третьим выходомсчетчика импульсов,Кроме того, каждый разряд сдвигающего регистра выполнен на последовательно соединенных основной и дополнительной триггерных ячейках, синхронизирующие входы которых соединены с входом синхронизации сдвигающегорегистра, причем первый выход основной триггерной ячейки каждого разряда кроме последнего подключен к входудополнительной триггерной ячейки следующего разряда, вход первой из которых соединен с информационным входомсдвигающего регистра, выходы которого подключены к вторым входам основных триггерных ячеек.При этом блок Формирования сдвигающих импульсов выполнен на элементевыделения первого импульса, элементевьделения второго импульса и элементе суммирования импульсов, причемпервый вход блока Формирования сдвигающих импульсов соединен с входомэлемента вьделения второго импульса,второй вход - с входом элемента выделения первого импульса, выход которого соединен с первым входом элемента суммирования импульсов, второйвход которого соединен с выходом элемента вьделения второго импульса, авыход в . с выходом блока формированиясдвигающих импульсов. Целью изобретения является упрощение,35Цель достигается тем, что в цифроаналоговый преобразователь, содержащий источник опорного напряжения,выход которого соединен с первыми входами переключателей, вторые входы ко 40торых подключены к общей шине, резистивную матрицу, входы которой соединены с выходами соответствующих переключателей, усредняющий блок, входкоторого соединен с выходом резистив 45ной матрицы, а выход - с выходнойшиной, сдвигающий регистр, выходы которого соединены соответственно суправляющими входами переключателей,счетчик импульсов, блок сравнения кодов и генератор импульсов, выход которого соединен с входом счетчика импульсов, первые выходы которого подключены к первым входам блока сравнения кодов, вторые входы которого фсоединены с шиной входного кода,введены формирователь ШИИ-сигнала и блокформирования сдвигающих импульсов,1143Изобретение относится к электронной измерительной технике и можетбыть использовано, в частности, дляпостроения прецизионных калибраторов.Известен цифроаналоговый преобразователь, содержащий генератор импульсов, регистр, счетчик, триггер,переключатель, источник опорного напряжения и фильтр.Однако быстродействие данного уст Оройства ограничивается параметрамипереключателя и Фильтра.Известен также цифроаналоговыйпреобразователь (ЦАП), содержащийисточник опорного напряжения, выход 15которого соединен с первыми входамипереключателей, вторые входы которыхподключены к общей шине, резисторнуюматрицу, усредняющий блок, сдвигающий регистр, выходы которого соедииены с управляющими входами переключателей, счетчик импульсов, блок сравнения кодов и генератор, выход которого соединен с выходом счетчика импульсов, первые входы которого подключены к первым входам блока сравнения кодов, вторые входы которогосоединены с шиной входного кода.Недостатком данного устройства является сложность конструкции, обусловленная наличием элементов памяти,включенных последовательно с переключателем в каждом разряде,На фиг. 1 представлена структурная схема устройства; на фиг. 2 - временные диаграммы, поясняющие его работу.Устройство содержит генератор 1 импульсов, резистивную матрицу на резисторах 2, усредняющий блок 3, переключатели 4, счетчик 5, блок 6 сравнения кодов, сдвигающий регистр 7,содержащий основные 8 и дополнительные 9 триггерные ячейки, источник 10опорного напряжения, формирователь11 ШИИ-сигнала, блок 12 формированиясдвигающих импульсов, состоящий изэлемента 13 выделения первого импульса, элемента 14 выделения второгоимпульса и элемента 15 суммирования,3 .1143 шину 16 входного кода и выходную шину 17.Генератор 1 импульсов соединен с входом счетчика 5, первые выходы которого подключены к первым входам . блока 6 сравнения кодов, вторые входы, которого соединены с шиной 16 входного кода. Первые выходы блока 6 сравнения кодов и счетчика 5 подключены соответственно к первому и второму 10 входам блока 12 формирования сдвигающих импульсов, выход которого подключен к входу синхронизации сдвигающего регистра 7. Выходы сдвигающего регистра 7 подключены к управляющим 15 входам переключателей 4. Вход сдвигающего регистра 7 соединен с выходом формирователя 11 ШИМ-сигнала первый и второй входы которого соединены соответственно с вторыми выходами бла ка 6 сравнения кодов и счетчика 5 импульсов. Первые входы переключателей 4 подключены к выходу источника 10 опорного напряжения. Выходы переключателей 4 через резисторы 2 соедине ны с входом блока 3, выход которого подключен к выходной шине 17. Вторые входы переключателей 4 соединены с общей шиной.Вход синхронизации сдвигающего регистра 7 соединен с входами синхронизации всех основных 8 и дополнитель-ных 9 триггерных ячеек. В каждом разряде выход дополнительной триггерной ячейки 9 подключен к входу основной триггерной ячейки 8, выход которой в каждом разряде кроме последнего соединен с входом дополнительной триггерной ячейки 9, Вход дополнительной триггерной ячейки 9 первого разряда подключен к входу сдвигающего регистра 7, выходы которого соединены с вторыми выходами основных триггерных ячеек 8.45Первый вход блока 12 формирования сдвигаощих импульсов через элемент 14 выделения второго импульса соеди" нен с вторым входом элемента 15 суммирования импульсов, первый вход ко торого через элемент 13 выделения первого импульса соединен с вторым входом блока 12 формирования сдвигающих импульсов, выход которого подключен к выходу элемента 15 суммирова ния импульсов.Устройство работает следующим образом. 294 4Генератор 1 запускает счетчик 5,показанный в виде последовательногосоединения двух счетчиков - счетчика5-1 младших разрядов и счетчика 5-2старших разрядов. В момент переполнения (обнуления) счетчика 5-2 вырабатывается импульс Б(см. Фиг. 1и 2) начальной установки формирователя 11 (например К-Я-триггера) всостояние " 1", Каждый разряд счетчика 5-2 имеет также выходы на соответствующие входы блока 6-2 сравнениякодов, сигнал на выходе которого,вырабатываемый в момент совпадениякодов счетчика и входного кода преобразователя, возвращает формирователь11 в исходное состояние "0". В результате на его выходе формируетсяимпульс Б , длительность которогоипропорциональна входному коду Кпреобразователя, показанного нафиг. 2,1 Т- 2 --3 К где Т - период преобразования,К - число фаз широтно-импульсноймодуляции, каждая из которойобразована последовательнымсоединением переключателя4-1. и резистора 2-д.Аналогично формируются парные импульсы Б и П , синхронизирующиеработу сдвигающего регистра 7: первыйиз них - в момент переполнения (обнуления) младших разрядов счетчика 5-1,второй - в,момент совпадения кодасчетчика 5-1 с кодом управления младшими разрядами преобразователя (Я)при этом элементы выделения первого13 и второго 14 импульсов обеспечивают формирование неперекрывающихся коротких импульсов, необходимых дляправильной работы (тактирования)сдвигающего регистра 7. Сформированные таким образом парные импульсыповторяются с периодом Т/К и сдвинуты относительно друг друга на временной интервал С , пропорциональныйкоду управления (М) младшими разрядами преобразователя (на фиг. 2Т/ЗК), После сложения в элементе15 эти импульсы (Б 1 ) поступают насинхронизирующий вход сдвигающегорегистра 7.Емкость счетчика 5 выбирается в зависимости от требуемой разрешающей способности преобразователя,при этом количество старших разрядов1143294 Фсчетчика определяется числом фаз преобразователя - К (в случае построения счетчика в двоичном коде количество его старших разрядов равно 1 оя К) .5Под воздействием импульсов с элемента 15 суммирования Щ), поступающих на синхронизирующий вход сдвигающего регистра 7, осуществляется последовательный сдвиг широтно-модулированного импульса Б , поданного на вход сдвигающего регистра 7При этом триггеры основных триггерных ячеек 8 срабатывают через равные интервалы Т/К в моменты подачи импуль сов Б и возвращаются в исходное состояние в момент подачи импульсов Ба ф причем длительность широтно-модулированного импульса 0 пропорциональлна суммарному коду Х = В+ Ы (см. 2 р фиг2) . ЬС выходов сдвигающеро регистра 7 сигналы поступают на управляющие входы переключателей 4, в результате на их выходах вырабатывается из напряжения Е опорного источника 10 К последовательностей широтно-модулированных импульсов. (К - фазный ШИК-сигнал), которые после суммирования на резисторах 2 и усреднения в блоке 3 создают на выходной шине 17 преобразорателя сигналпропорциональный входному коду Я. Таким образом, предлагаемый преобразователь за счет введения новых блоков (формирователя ШИМ-сигналов и блока формирования сдвигающих импульсов) позволяет преобразовывать входной код более простыми средствами при сохранении высокой точности преобразования.143294 Корректор С. Шекмар Редактор П. Горьк ехред К.Попов аз 6496/3 Подписи ктная, 4 роизводственно-полиграфическое предприятие, г. Ужгород, у Тираж 816. ВНИИПИ Государственного по делам изобретений 3035, Москва, Ж, Рауш