Устройство многоадресной связи

(21) (22) (46) (72) ,С,Я. (71) О/24.Р 47П.Либерт,ГребенниковводственноеВ.И.Ленин Б зе, В и В,А линя прои Эф и ижскени объ(088,8)ликобритан04 М 3/56Р 4203001,1980 (пр тоти ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ двторСксье СвиДЕткЛьСт(54)(57) УСТРОЙСТВО МНОГОАДРЕСНОЙСВЯЗИ, содержащее линейные комплекты, входной буферный запоминающийблок, блок передачи информации, блоксканирования, блок управления считыванием информации,- первый дешифраторадреса, блок управлЕния, последовательно соединенные второй дешифратор адреса и блок памяти линейных,комплектов, а также последовательносоединенные третий дешифратор адреса и блок памяти многоадресных связей, причем адресные входы линейныхкомплектов соединены . с выходамипервого дешифратора адреса, первыйвход которого соединен с адресным выходом блока управления, информационныевыходы линейных комплектов черезвходной буферный запоминанюций блоксоединены с информационным входомблока управления, информационныйвыход которого через блок передачи информации соединен с информационными входами линейных комплектов, служебные выходы которых соединены со служебным входом блока управления, выход скаиирования которого через блок сканирования соединен с управляющим входом первого дешиф 1 атора адреса, второй выход блока сканирования соединен с входом второго дешифратора адреса, первый и второй управляющие выходы блока управления через блок управления считыванием информации соединены с входом третьего дешифратора адреса, первый управляющий вход и первый адресный вход блока управления соединены с соответствующими выходами блока памяти линейных комплектов, а второй управляющий вход и второй адресный; вход блокаФ управления соединены с соответствую щими выходами блока памяти многоадресных связей, о т л и ч а ю щ е ес я тем, что, с целью упрощения устройства, блок управления содержит последовательно соединенные триггер, й блок управления сканированием и элемент И, последовательно, соединенные фею элемент запрета, первый переключа- иаир тель и элемент ИЛИ, а также второй (д переключатель и третий переключатель, выход которого соединен с вторым входом элемента ИЛИ,-выход которого является адресным выходом блока управВфррф ления, первый вход триггера, первый вход второго переключателя и вход элемента запрета объединены и являются первым управляющим входом блока управления, второй входтриггера яв- )ф ляется вторым управляющим входом бло ка управления, вторые входы первого и второго переключателей объединены и являются первым адресным входом блока управления, второй адресный вход которого соединен с первым входом третьего переключателя, второй113104 40 вход которого соединен с выходомтриггера и с первым управляющим выходом блока управления, второй управляющий выход которого являетсявыходом второго переключателя, служебный вход блока управления является вторым входом блока управления 1Изобретение относится к электросвязи и может быть использовано в системах конференцсвязи.Известно устройство многоадресной связи, содержащее последователь но соединенные линейные комплекты, блок коммутации и дешифратор адреса, управляющие входы которого соединены с соответствующими выходами блока управления 1.13.1 ОНедостатком известного устройства многоадресной связи является его сложность из-за наличия специальных линейных комплектов и сложности блока коммутации. 15Наиболее близким техническим решением к изобретению является устройство многоадресной связи, содержащее линейный комплект, входной буферный запоминающий блок, блок 20 передачи информации, блок сканирования, блок управления считыванием информации, первый дешифратор адреса, блок управления, последовательнб соединенные второй дешифратор адреса 25 и блок памяти линейных комплектов, а также последовательно соединенные третий дешифратор адреса и блок памяти многоадресных связей, причем адресные входы линейных комплектов сое- ЗОдинены с выходами первого дешифратора адреса, первый вход которогосоединен с адресным выходом блокауправления, информационные выходылинейных комплектов через входной буферный запоминающий блок соединены с информационным входом блокауправления, информационный выход ко"торого через блок передачи информации соединен с информационными входами линейных комплектов, служебные .выходы которых соединены со служебным входом блока управления, выход сканирования которого через блок сканирования соединен с управляющим сканированием, выход которого является выходом сканирования блока управления, информационный вход которого является вторым входом элемента И, выход которого является информационным выходом блока управления. 2входом первого дешифратора адреса,второй выход блока сканирования соединен с входом второго дешифратораадреса, первый и второй управляющиевыходы блока управления через блокуправления считыванием информациисоединен с входом третьего дешифратора адреса, первый управляющий входи первый адресный вход блока управленид соединены с соответствующими выходами блока памяти линейныхкомплектов, а второй управляющийвход и второй адресный вход блокауправления соединены с соответствующими выходами блока памяти многоадресных связей 23Недостатком известного устройствамногоадресной связи является егосложность, обусловленная тем, чтодля установления многоадресной связив блоке управления должны присутствовать многоадресные комплекты, количество которых совпадает с количеством участников связи, и соответ.ствующее количество информационных и управляющих шин.Целью изобретения является упрощение устройства,Для достижения поставленной целив устройстве многоадресной связи,содержащем линейные комплекты, входной буферный запоминающий блок, блокпередачи информации, блок сканирования, блок управления считываниеминформации, первый дешифратор адреса, блок управления, последовательносоединенные второй дешифратор адреса и блок памяти линейных комплектов, а также последовательно соединенные третий дешифратор адреса иблок памяти многоадресных связей,причем адресные входы линейных комплектов соединены с выходами первого дешифратора адреса, первый входкоторого соединен с адресным выходом41 4 40 3 11310 блока управления, информационные вы- ходы линейных комплектов через входной буферный эапомйнающий блок соединены с информационным входом блока управления информационный выход ко 5 торого через блок передачи информации соединен с информационными входами линейных комплектов, служебные выходы которых соединены со служебным входом блока управления, выход сканирования которого через блок сканирования соединен с управляющим входом первого дешифратора адреса, второй выход блока сканирования соединен с входом второго дешифратора15 адреса, первый и второй управляющие выходы блока управления через блок управления считыванием информации соединены с входом третьего дешифратора адреса, первый управляющий вход и первый адресный вход блока управления соединены с соответствующими выходами блока памяти линейных комплектов, а второй управляющий вход и второй адресный вход блока управ 25 ления соединены с соответствующими выходами блока памяти многоадресныхсвязей, блок управления содержит . последовательно соединенные триггер, блок управления сканированием и эле- . мент И, последовательно соединенные элемент запрета, первый переключатель и элемент ИЛИ, а также второй переключатель и третий переключатель,выход которого соединен с вторымвходом .элемента ИЛИ, выход которогоявляется адресным выходом блока управления, первый вход триггера, первый вход второго переключателя ивход элемента запрета объединены иявляются первым управляющим входомблока управления, второй вход триггера является вторым управляющим входом блока управления, вторые входы первого и второго переключателей объединены и являются первым адресным входом блока управления, второй адресный вход которого соединен спервым входом третьего переключателя, второй вход которого соединенс выходом триггера и с первым управ-,50ляющим выходом блока управления,второй управляющий выход которогоявляется выходом второго переключателя, служебный вход блока управления является вторым входом блока управления сканированием, выход которо-.го является выходом сканирования блока управления, информационный вход которого является вторым входом элемента И, выход которого является информационным выходом блока управленияНа чертеже приведена структурная электрическая схема устройства много.адресной связи. Устройство многоадресной связи содержит линейные комплекты 1, вход ной буферный запоминающий блок 2,блок 3 передачи информации, первый дешифратор 4 адреса, блок 5 сканирования, второй дешифратор 6 адреса,блок 7 памяти линейных комплектов,блок 8 управления считыванием информации, третий дешифратор 9 адреса,блок 10 памяти многоадресных связей и блок 11 управления, содержащий триггер 12, блок 13 управления сканированием, элемент И 14, элемент 15 запрета, первый переклю-.чатель 16, элемент ИЛИ 17, второй переключатель 18 и третийпереключатель 19.Устройство многоадресной связи работает следующим образом.В блок 7 записывается информация об адресах линейных комплектов 1, между которыми должна быть установлена связь.Сканирование линейных комплектов 1происходит с помощью блока 5, который переключается от централизованных импульсов. При переключении блока 5 на адрес, соответствующий линейному комплекту 1 участнику связи, на адресных шинах выхода первого дешифратора 4 появляется сигнал, выбирающий соответствующий линейный комплект 1. На служебной шине от линейного комплекта 1 появляется сигналтребования и на передачу сообщения,поступающий в блок 11, который черезблок 13 останавливает блок 5. По входящей информационной шине во входной буферный запсцинающий блок 2записывается сообщение, поступающееот линейного комплекта 1. От блока 5по шинам сканирования на вход второго дешифратора 6 поступает адресячейки, соответствующий данному адресу данного линейного комплекта 1.По адресным шинам с выхода второгодешифратора 6 выбирается ячейка бло."ка и происходит считывание ее содержимого.Управляющие сигналы иэ соответствующей ячейки блока 7 через элемент 5 поступают на первый перекдю 3 1131чатель 16. Адрес линейного комплекта 1 другого участника связи, считанный из адресной секции блока,через первый переключатель 1 б и элемент ИЛИ 17 поступает на второй входпервого дешифратора 4. На адресныхшинах выхода первого дешифратора 4устанавливается адрес линейного комплекта 1 другого участника связи.Сообщение с входного буферного запоминающего 1 блока 2 через блок 3поступает на исходящую информационную шину и записывается в соответствующий линейный комплект 1, которыйпередает это сообщение по исходящей,линии. После передачи сообщения прекращается сигнал остановки сканирования и возобновляется сканированиелинеййых комплектов до получения сле.дующего сигнала требования на пере- .2 Одачу сообщения.Если необходимо передать сообщение от одного линейного комплекта к нескольким, устройство работаетследующим образом. 25В этом случае в блок 7 записанаинформация о признаке многоадрЕсного соединения и начальный -адресячейки в блоке 10.При сканировании линейных комплектов и необходимости передачисообщения от линейного комплекта 1,так же возникает остановка блока 5,запись сообщения от линейного комплекта 1 во входной буферный заломи- Знающий блок 2, считывание информации иэ первой ячейки блока 7,При анализе битов управления иналичии признака многоадресного1соединения элемент 15 запрещает прохождение адреса, счи. танного иэ блока 7, через первый переключатель 16, включаетсятриггер 12 состояния многоадресногосоединения, в блок 8 через второйпереключатель 18 записывается адрес,считанный из блока 7.После анализа и перезаписи информации цэ,блока 7 прекращается сигнал1 041 6управления от линейного комплекта 1,но сканирование линейных комплектовне возобновляется, так как с выходатриггера 12 через блок 13 продолжает поступать сигнал запрета сканирования на блок 5. Сигнал с.выходатриггера 12 поступает также на входблока 8 и разрешает прохождение тактовых импульсов, Начинается последовательное считывание информации иэблока 10. В первом цикле считывается содержимое первой ячейки блока 10, Адрес следующего линейногокомплекта 1 через третий переключатель 19 и элемент ИЛИ 17 поступаетна вход первого дешифратора 4. Наадресных шинах выхода первого деши- ратора 4 устанавливается адрес соответствующего линейного комплекта 1.Сообщение с входного буферного запоминающего блока 2 через элемент И 14и блок 3 поступает на исходящую информационную шину и записывается вданный линейный комплект 1. После записи сообщения в линейный комплект.происходит анализ битов управления,считанных из блока 10, начинаетсяновый циклсчитыванияИз второйячейки блока 10 считывается адресследующего линейного комплекта 1,происходит передача сообщения извходного буферного запоминающегоблока 2 в соответствующий линейныйкомплект 1. Если в битах управлениясодержится признак последнего участника в данном многоадресном соединении, то происходит выключение триггера 12 и возобновляется сканирование лйнейных комплектов,Одновременно в устройстве можетбыть установлено несколько многоадресных соединений при соответствующей записи их адресов в блоке 10.Использование изобретения позволяет значительно сократить объемоборудования за счет многократногоиспользования элементов блока 11 приустановлении многоадресных соединений.1131041 СостаТехред тель В,ШевцовС.Мигунова ор Н.Пуши илах ррет ко 28/44 Тираж 634 ВНИИПИ Государственного комитет по делам изобретений и открыт 113035, Москва, Ж, Раушскаяодписи аказ б., д. 4/5 лиал ППП ул Патент", г,Ужгород .Проектная, 4