Вычислительное устройство

,ЯО 1120315 зсЮ С 06 Р 7/50 госудю стеенный комитет сссРпО ДелАм изОБРетений и ОтнРытийОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) 1. Авторское свидетельство СССВ 408306, кл, С 06 Р 7/38, 1973.2. Авторское свидетельство СССРУ 924699, кл. С 06 Г 7/50, 1982 (пртотип).(54)(57) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее генератор импульсов, два элемента И, два счетчика, два 2 -триггера, к 5 -триггер, счетный триггер,коммутатор, элемент ИЛИ-НЕ и элемент И-НЕ, причем выход генератора импульсов соединен с первым входом первого элемента И, разрядные входы первого и второго счетчиков соединены с входами первого и второго операндов соответственно, выход второго элемента И является выходом разности устройства, информационные входы первого и второго Э -триггеров соединены с входом пуска устройства, тактовый вход первого Р -триггера соединен с выходом генератора импульсов, выход первого Р -триггера - с вторим входом первого элемента И, третий вход которого соединен с выходом элемента И-НЕ, выход первого элемента И соединен со счетным входом счетного триггера и первым информационным входом коммутатора, второй информационный вход которого соединен с выходом счетного триггера, тактовым входом второго 3-триггера, счетными входами первого и второго счетчикови первым входом второго элемента И, второй вход которого соединен с инверсным выходом Ю -триггераи первым управляющим входом коммутатора, второй управляющий вход которого соединен с выходом второго Э -триггера, а третий управляющий вход коммутатора соединен с прямым выходом Й 5 -триггера, вход установки которого соединен с входом начальной установки устройства и входами сброса второго 3 -триггера, счетного триггера, первого и второго счетчиков, выход переполнения первого счетчика соединен с первыми входами элементов И-НЕ и ИЛИ-НЕ, выход переполнения второго счетчика соединен сР вторыми входами элементов И-НЕ и Е ИЛИ-НЕ,. выход элемента ИЛИ-НЕ - с вхо-, дом сброса Йб-триггера, выход коммутатора является выходом суммы устройства, о т л и ч а ю щ е е с, я тем, что, с целью расширения области Я применения путем получения возможности вычислять корень квадратный из суммы квадратов двух чисел, в него введены третий и четвертый Р -триггеры, третий, четвертый и пятый элементы И и элемент ИЛИ, причем первый вход третьего элемента И соединен с первым входом пятого элемента И и выходом первого элемента И, второй вход третьего элемента И соединен с инверсным выходом счетного триггера, третий вход третьего элемента И " с первым входом четвертого элемента И, фЬ входом, сброса четвертого 3 -триггера и выходом второго 1) -триггера, выход третьего элемента И соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом пятого элемента И, второй вход которого соединен с прямым выходом четвертого1120315 40 9"триггера, третий вход пятого элемента И соединен с тактовыми входамитретьего и четвертого 3 -триггеров ис прямым выходом счетного триггера,четвертый вход пятого элемента И - спрямым выходом 125 -триггера, информационный вход четвертого Э -триггерас прямым выходом третьего 3 -триггера, инверсный выход которого соединенсо своим информационным входом, вто 1Изобретение относится к вычислительной технике и может быть использовано в измерительно-информационныхснстемах в качестве устройства обработки информации.5Известно вычислительное устройство, содержащее блок анализа единицыи нулей, блок равнозначности, триггеры запрета анализа единиц и нулей,группы элементов И, формирующие Разности по несовпадению и по равенству, группы элементов ИЛИ, элементы И,ИЛИ, инверторы и триггер 1 1.ЮОднако данное устройство характеризуется большим объемом оборудования, невысоким быстродействием и ограниченными функциональными возможностями,Наиболее близким к предлагаемомуявляется вычислительное устройство,содержащее генератор импульсов, двасчетчика, два Э-триггера, коммутатор, Р 5 -триггер, счетный триггер,два элемента И, элемент ИЛИ, элемент И-НЕ и элемент ИЛИ-НЕ Г 2.25Однако для известного устройствахарактерны недостаточные функциональные возможности, не позволяющие производить одновременно с вычислениемсуммы и разности двух чисел вычисление квадратного корня из суммы квадратов двух чисел.Цель изобретения г расширениеобласти применения путем получениявозможности вычислять корень квадратч35ныи из суммы квадратов двух чиселодновременно с вычислением разностии суммы этих чисел.Поставленная цель достигаетсятем, что вычислительное устройство,содержащее генератор импульсов, два рой вход четвертого элемента Исоединен с инверсным выходом четвертого Р-триггера, выход четвертого элемента И соединен с входом сброса третьего Р-триггера,выход элемента ИЛИ соединен с выходом корня квадратного из суммы квадратов двух чисел устройства, выходэлемента И-НЕ является выходом концавъяислений устройства. 1элемента И, два счетчика, два 3 -триг- герА, к 5 -триггер, счетный триггер, коммутатор, элемент ИЛИ-НЕ и элемент И-НЕ, причем выход генератора импульсов соединен с первым входом первого элемента И, разрядные входы первого и второго счетчиков соединены с входами первого и второго операндов соответственно, выход второго элемента И является выходом разности устройства, информационные входы первого и второго 3 -триггеров соединены с входом пуска устройства, тактовый вход первого 3 -триггера соединен с выходом генератора импульсов, выход первого Д -триггера - с вторым входом перрого элемента И, третий вход которого соединен с. выходом элемента И-НЕ, выход первого элемента И соединен со счетным входом счетного триггера и первым информационным входом коммутатора, второй информационный вход которого соединен с выходом счетного триггера, тактовым вхо-, дом второго Р -триггера, счетными входами первого и второго счетчиков и первым входом второго элемента И, второй вход которого соединен с инверсным выходом Р 5 -триггера и первым управляющим входом коммутатора, второй управляющий вход которого соединен с выходом второго 3 -триггера, а третий управляющий вход коммутатора соединен с прямым выходом Р 5-триггера, вход установки которого соединен с входом начальной установки устройства и входами сброса второго 3 - триггера, счетного триггера, первого и второго счетчиков, выход переполнения первого счетчика соединен с первыми входами элементов И-НЕ и3 11203ИЛИ-НЕ, выход переполнения второгосчетчика соединен с вторыми входамиэлементов И-НЕ и ИЛИ-НЕ, выход элемента ИЛИ-НЕ - с входом сброса й 5 триггера, выход коммутатора являетсявыходом суммы устройства, дополни""тельно содержит третйй и четвертыйВ-триггеры, третий, четвертый и пятыйэлементы И и элемент ИЛИ, причем первый вход третьего элемента И соединен с первым входом пятого элемента Ии выходом первого элемента И, второйвход третьего элемента И соединен синверсным выходом счетного триггера,третий вход третьего элемента И - с1первым входом четвертого элемента И,входом сброса четвертого 2 -триггераи выходом второго 2 -триггера, выходтретьего элемента И соединен с первым входом элемента ИЛИ, второй входкоторого соединен с выходом пятогоэлемента И, второй вход которого сое-динен с прямым выходом четвертого3-триггера, третий вход пятого элемента И соедийен с тактовыми входамитретьего и четвертого Я -триггеров ис прямым выходом счетного триггера,четвертый вход пятого элемента И -с прямым выходом К 5 -триггера, информационный вход четвертого 1) -тригге 30ра - с прямым выходом третьего 3 -триггера, инверсный выход которогосоединен со своим информационнымвходом, второй вход четвертого элемента И соединен с инверсным выходом. четвертого Э -триггера, выход четвертого элемента И соединен с входомсброса третьего 3) -триггера, выходэлемента ИЛИ соединен с выходом корня квадратного из суммы квадратовдвух чисел устройства, выход элемента И-НЕ является выходом концавычислений устройства,На чертеже изображена функциональная схема вычислительного устройства.Устройство содержит элемент И 1, фэлемент ИЛИ 2, элемент И 3, Э -триггеры 4 и 5, элемент И 6, коммутатор7, РВ -триггер 8, Э -триггер 9, элемент И 10, счетный триггер 11, счетчик 12, генератор 13 импульсов, элемент И 14, элемент ИЛИ-НЕ 15,3-триггер 16, счетчик 17,элемент И-НЕ18, вход 19 начальной установки,вход 20 пуска устройства, вход 21первого числа, вход 22 второго числа, 55выход 23 корня квадратного из суммыквадратов, выход 24 суммы, выход 25разности и выход 26 конца вычислений. 15 4Вычисление квадратного корня из суммы квадратов в устройстве основано на использовании аглоритма приближенного вычисления (алгаритм дает максимальную относительную погрешность вычисления около 67).Устройство работает следующим образам.На вход 19 начальной установки поступает импульс начальной установки, который устанавливает к 5 -триггер 8 в "1", а триггеры 9, 11 и счетчики 12, 17 - в "0", Логический "0" на выходе Э -триггера 9 устанавливает 3 -триггер 5 и через элемент И 3 3-триггер 4 в "0". В исходном состоянии в 3 -триггер 16 записан "0", который запрещает прохождение счетных импульсов через элемент И 14, На входы 21 и 22 поступают инверсные значения соответственно первого и второго числа, которые записываются в соответствующие счетчики 12 и 17. На шину 20 режима потенциалом логической "1" поступает сигнал "Работа", который передним фронтом счетных импульсов генератора 13 записывается в Э -триггер 16. Сигнал логической " 1" на выходе Э -триггера 16 разрешает прохождение счетных импульсов генератора 13 через элемент И 14, с выхода которого счетныеимпульсы поступают на счетный вход счетного триггера 11, работающего по отрицательному фронту, где частота следования счетных импульсов делится на два. Импульсы с выхода счетного триггера 1 1 поступают на счетные входы счетчиков 12 и 17 (которые работают по отрицательному фронту), содержимое которых по каждому импульсу увеличивается на единицу. По первому отрицательному фронту на С-входе Э -триггера 9 в него записывается " 1", которая поступает на второй управляющий вход коммутатора 7 и разрешает прохождение через него счетных импульсов с его первого информационного входа.Логическая единица с выхода Э -триггера 9 поступает также на входы сброса 3 -триггеров 4 и 5, которые работают по отрицательному фронту, и разрешает запись информации в эти триггеры с 0 -входов. Импульсы, поступающие после установки Д -триггера 9 в единичное состояние с выхода счетного триггера 11, управляют работой 1)-триггеров 4 и 5 следующим образом: по первому импульсу в Д -триггер 4 за1120315писывается "1", а в 2 -триггер 5 О", по второму импульсу в 2 -триггер 4 записывается "0", а в 3 -триггер 5 - "1", по третьему импульсу в Р -триггер 5 записывается "О", а Э -трйггер 4 5 остается в нулевом состоянии, так как на установочном входе во время записи находится "0". По приходу последующих импульсов работа 3 -триггеров 4 и 5 проходит аналогично, 1 ОНа выходе элемента И 6 (при наличии "1" на втором, третьем и четвер-, том входе) по приходу счетного импульса формируется импульс, длительность которого равна длительности 15 счетного импульса, Количество импуль сов на выходе элемента И 6 равно 1/3 меньшего числа, а при равенстве чисел - 1/3 одного из чисел.После того, как один из счетчиков 20 12 или 17 переполняется, на выходе эпемента ИЛИ-НЕ 15 формируется "О", кбторый поступает на вход сброса й 5-триггера 8 и устанавливает его в "О". Изменение состояния Й 5 -тригге ра 8 переключает коьвкутатор 7 в положение, при котором на его выход поступают импульсы с выхода счетного триггера.Переполнение следующего счетчика ЗО приводит к тому, что на выходе элемента ИЛИ-НЕ 18 появляется сигнал "Конец работы" (выход 26 конца вычислений), запрещающий прохождение счетных импульсов через элемент И 14.Если числа, записанные в счетчики 12 и 17, оказываются равными, то снгналы переполнения с выходов счетчиков 12 и 17 устанавливаются по одному и тому же счетному импульсу. ; 40 В этом случае на выходе элемента И"НЕ 18 появляется сигнал, запрещающий прохождение счетных импульсов через элемент И 14. Таким образом, на выходе элемента ИЛИ 2 Формируются импульсы, количество которых равно корню квадратному из суммы квадратов двух чисел, на выходе коммутатора 7, - импульсы, количество которых равно сумме двух чисел, а на выходе элемента И 10 импульсы, количество которых равно разности двух чисел.Время вычисления, независимо от выполняемой операции, определяется из соотношений2 Т (А+ 1) + (,6, при А) Выцисл 62 Т(В+1)+Т, при А(В где А,В - модули операйдов Т 8- задержка срабатывания цепи блокировки, Т - период повторения счетныхимпульсов.Период повторения счетных импульсов выбирается из следующих соображений и+ пгде 1 и - длительность счетного импульса;1 и - длительность паузы,Длительность счетного импульсаограничивается временем задержкисрабатывания 3 -триггеров 9 и 16,те 1 и ) ь 16 + 9Длительностьпаузы между импульсами ограничивается временем задержки срабатываниясчетчиков 12 и 17, элемента ИЛИ-НЕ 15,триггеров 8,и 11 и коммутатора 7,п 7 "и + +в+ +72 17 15, В 7 11Таким образом, введение двух3-триггеров и трех элементов И и элемента ИЛИ позволяет расширить областьприменения устройства за счет получения возможности извлекать кореньквадратный из суммы квадратов двухчисел одновременно с получением ихсуммы и разности.1120315 Составитель А.КазанскиРедактор И.Николайчук Техред С.Мигунова ректор О. Билак Тираж 698Государственного комитетаам изобретений и открытийосква, Ж, Раушская наб каэ 7743/36 одписное по д13035,Филиал Патент