Дифференцирующее устройство

/ ГОСУДАРСТВЕННЬ 1 Й НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИ ИСАНИЕ ИЗОБ(56) 1. Авторское свидетельство СССРУ 711586, кл. С 06 С 7/18, 1977.2. Авторское свидетельство СССРВ 955052, кл. С 06 С 7/18, 1980.3, Авторское свидетельство СССРпо заявке У 3282413/18-24,кл, С 06 С 7/18, 1981 (прототип).4. Ланцош К. Практические методыприкладного анализа. М., Физматгиз,1961.(54) (57) 1 ДИФФЕРЕНЦИРУЮЩЕЕУСТРОЙСТВО, содержащее регистр, счетчик, вход которого соединен с шинойтактовых импульсов устройства, ком.мутатор, первая группа выходов которого соединена с первой группой разрядных входов первого накапливающего сумматора, триггер и первый элемент задержки, о т л и ч а ю.щ е ес я тем, что, с целью уменьшениязапаздывания при дифференцированиидискретной последовательцости, устройство содержит мультиплексор, второй накапливающий сумматор и второйэлемент задержки, при этом группа информационных входов устройства соединена с группой разрядных входов регистра и с первой группой информационных входов мультиплексора, выходыразрядов регистра соединены с второйгруппой информационных входов мультиплексора, группа выходов которогосоединена с группой разрядных входоввторого накапливающего сумматора,группа разрядных выходов которого соединена с группой информационных входов коммутатора, вторая групп выходов которого соединена с второй группой разрядных входов первого накапливающего сумматора, шина тактовых импульсов устройства соединена с входом триггера, с первым управляющим входом мультиплексора и через второй элемент задержки - с вторым управляющим входом коммутатора, выход триггера соединен с входом управления записью регистра, выходы счетчика и первого накапливающего сумматора являются выходами устройства.2. Устройство по и. 1, о т л и -ч а ю щ е е с я тем, что коммутатори содержит две группы элементов И,первый вход каждого-го элемента И первой группы соединен с первым входом 1-го элемента второй группы и с 1-м входом группы информационных входов коммутатора, вторые входы элементов И первой группы подключены к второму управляющему входу коммутатора, вторые входы элементов И второй группы подключены к первому управлякицему входу коммутатора, выходы эле-. ментов И первой группы образуют первую группу выходов коммутатора, выходы элементов И второй группы образуют вторую группу выходов коммутатора.3. Устройство по и, 1, о т л ич а ю щ е е с я тем, что мультиплексор содержит две группы элементов И и группу элементов ИЛИ, причем первые входы элементов И первой группы образуют первую группу информационных входов мультиплексора, первые Моды элементов И второй группы образуют1117 б 57 матора 1 3 1. вторую группу информационных .входовмультиплексора, вторые входы элементов И первой группы подключены к первому управляющему входу мультиплексора, вторые входы элементов И второйгруппы подключены.к второму управляю 1Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для определенияскорости изменения входного сигнала,представленного в виде цифрового кода.Известно устройство, содержащеереверсивный счетчик, регистр, преобразователь код-аналог, генератор,триггер, формирователь и линию задержки, позволяющее определять скорость изменения входного сигнала 1 1Недостатком этого устройства является низкая точность, связанная стем, что скорость определяется наоснове только двух измерений и темсамым в значительной степени зависитот ошибок отделЬных измерений.ФИзвестно также устройство, содержащее первый и второй регистры, формирователь, счетчик, элемент задержки, элементы И и ИЛИ 2,Недостатком устройства являетсянизкая точность, вызванная небольшимколичеством измерений (четыре), учас-, 25твующих в определении средней скорости.Наиболее близким по техническойсущности к предлагаемому являетсядифференцирующее устройство, содержащее коммутатор, через который входустройства соединен с входом накапливающего сумматора, выход которого со 1 единен с информационным входом регистра, счетчик, соединенный входом сшиной тактовых импульсов, разряднымивыходами - с управляющими входамикоммутатора, а выходом переполненияс триггером, выходы которого соединены с входами записи накапливающвгосумматора, с управлякщим входом регистра и через элемент задержки - свходом считывания накапливающего сумщему входу мультиплексора, выходыкаждого 1-го элемента И первой и второй групп соединены с входами 1-гоэлемента ИЛИ, выходы группы элементов ИЛИ образуют группу выходов мультиплексора. 2Недостаток известного устройства заключается в низком быстродействии, связанном с тем, что их входной сигнал может быть только последователь- . ностью импульсов, максимальная частота которых ограничена временем выполнения операции сложения в сумматоре.Цель изобретения - уменьшение. запаздывания при дифференцировании дискретнои последовательности.Цель достигается тем, что дифференцирующее устройство, содержащее регистр, счетчик, вход которого соединен с шиной тактовых импульсов устройства, коммутатор, первая группа :выходов которого соединена с первой группой разрядных входов первого накапливающего сумматора, триггер и первый элемент .задержки, содержит мультиплексор, второй накапливающий сумматор и второй элемент задержки, при этом группа информационных входов устройства соединена с группой разрядных входов регистра и с первой группой информационных входов мультиплексора, выходы разрядов регистра соединены с второй группой информационных входов мультиплексора, группа выходов которого соединена с группой разрядных входов второго накапливающего сумматора, группа разрядных выходов которого соединена с группой информационных входов коммутатора вторая группа выходов которого соединена с второй группой разрядных входов первого накапливающего сумматора, шина тактовых импульсов устройства соединена. с входом триггера, с первым управляющим входом мультиплексора и через второй элемент задержки - с вторым управляющим входом коммутатора, выход триггера, соединен с входом управления записью регистра, выходы счетчика и первого накапливающего3 ,111765сумматора являются выходами устройства.Коммутатор содержит две группыэлементов И, первый вход каждого Л -гоэлемента И первой группы соединен спервым входом 1-го элемента второйгруппы и с -м входом группы информационных входов коммутатора, вторыевходы элементов И первой группы подключены к второму управляющему входу10коммутатора, вторые входы элементов Ивторой группыподключены к первомууправляющему входу коммутатора, выходы элементов И первой группы обрагзуют первую группу выходов коммутато-:ра, выходы элементов И второй группы15образуют, вторую группу выходов коммутатора,Мультиплексор содержит две группыэлементов И и группу элементов ИЛИ,причем первые входы элементов И первой группы образуют первую группуинформационных входов мультиплексора,первые входы элементов И второй груп- .пы образуют вторую .группу информацив 25онных входов мультиплексора, вторыевходы элементов И первой группы подключены к первому управляющему входумультиплексора, вторые входы элементов И второй группы подключены к второму управляющему входу мультнплексо-З 0ра, выходы каждого 1-го элемента Ипервой и второй групп соединены свходами -го элемента ИЛИ", выходыгруппы элементов ИЛИ образуют группувыходов мультиплексора. 35В осиову положены следующие математические зависимости.Средняя скорость измененияможет быть определена следующим образом 14340=В На чертеже представлена структур-. ная схема устройства.Устройство содержит накапливающий сумматор 1, коммутатор 2, накапливающий сумматор 3, мультиплексор 4, регистр 5, счетчик 6, триггер 7,элементы 8 и 9 задержки. Кроме того, коммутатор 2 содержит группу элементов И 10, а мультиплексор 4 " группу элементов ИЛИ 11 и элементов 12.Функциональное назначение узловследуецее.Сумматоры 1 и 3 предназначены для вычисления однократной и двойной сумм входного сигнала и вычисления результата дифференцирования.Сумматор 1 имеет два входа: первый - вычитакиций, подключен к входу сумматора, начиная с младшего разряда, такой вход может быть получен поразрядным инвертированием значащих разрядов входного кода, второй вход - сумж-. рующий, подключенный к входу суммато-. ра, начиная с то-го разряда для выпо- нения сложения с коэффициентом, соответствующим формуле (2), а именно В+1 2 . Коммутатор 2 состоит из 2-х1 ьгрупп элементов И и предназначен для передачи кода с выхода сумматора 3 на вычитающий вход сумматора 1 при наличии сигнала на шине тактовых им-. пульсов, либо на сумвяруаций вход при наличии сигнала с выхода счетчика.Иультиплексор 4 состоит из 2-х групп элементов И, объединенных поразрядно элементами ИЛИ и предназна 3, фбЕ(х+сИф(х 1г.С ьй=Этот алгоритм может быть приведен к виду, удобному для быстрого диффе-; ренцирования, если воспользоваться однократными б" и двойщеи 5 суммами входного сигнала,Г= Е еет)фвО55Ы=ф 1=О 7 4 .Окончательное выражение алгоритма дифференцирования 11 (")= (1%А (01.5 Пгх+Ц х+ЗсЬЦ)2 о 1 где Ь - щаг.Ф, " целые положительные числа.Последний алгоритм,наиболее просто реализуется, поскольку требует запоминания только одного "старого"значения сумм Х(0) и вычисления однократной и двойной суммы в один и тот же момент времени. Кроме того, если ( 1+1) 2 ф, в 1,2.то вычисление выражения в квадратных скобках (3) потребует выполнения операции умножения.ченных для подачи на вход сумматора3 либо кода с входа устройства приналичии сигнала на шине тактовых сигналов, либо с выхода регистра по. сигналу с выхода счетчика.Регистр 5 предназначен для запоминания на период вычислений значениявходного сигнала в начальный моментвремени Е(0). Регистр 5 имеет синхюронизирующий вход, связанныи с выходом триггера 7, Регистр 5 и триггер7 образуют "регистр-защелку", информация в который заносится однократнопосле сброса триггера 7.Счетчик 6 предназначен для подсчета количества значений входного сигнала, поступивших на вход устройства,выработки сигнала окончания суммирования и управления Формированием результата по достижении счетчиком 20значения 2Элементы задержки суммирования впервом сумматоре используются на вре"мя окончания операции в сумматоре 3.Устройство работает следующим образом.В исходном состоянии сумматоры 1 и3 и счетчик обнулены, а триггер 7 находится в состоянии, обеспечивающемприем значения Е(0) на регистр 5. НаЗОвход устройства поступает входной сигнал в обратном коде, сопровождаемыйимпульсом на тактовой шине, которыйобеспечивает занесение значения (0)В Регистр 5, открывает мух 1 ьтиПлексор 354 для прибавления этого значения ксодержимому сумматора 3, а после окончания суммирования в нем открываеткоммутатор 2 для вычитания содержимого сумматора 3 из содержимого сумматора 1. Следующее значение входногосигнала, также сопровождаемое тактовым сигналом, не изменяет содержимо-.го регистра 5, так как триггер 7заперт. В остальном процесс вычисления повторяется,В результате в сумматоре 3 оказы-вается значение Ео)+ ЕТ 1 , а всумматоре 1 - значение (2 Ц 01+ ЕЩ) . Каждый сигнал на тактовой шине, кроме того, выполняет прибавление 1к счетчику 6. Когда на вход устройства придет В +1-й тактовый импульс,на сумматорах 3 и 1 Формируются однократная и двойная суммы входных сигналов, если Ф+ 1=2, та сигнал переноса со счетчика 6 поступает на управляющий вход мультиплексора 4 иобеспечивает прибавление содержимого регистра 5 к содержимому сумматора 3, После окончания суммирования этот сигнал поступает на второй управляющий вход коммутатора 2 через элемент 8 задержки и полученное значение будет прибавлено к содержимому сумматора 1. Поскольку второй выход коммутатора подключен к входу сумматора 1, начиная с -го разряда, сложение выполняется с коэффициентом 1+1. Таким образом, после окончания операции в сумматоре 1 будет полученозначение Хх) , вычисленное по формуле 2) с точностью до постоянногомасштабногЬ множителя цепи сброса сцелью упрощения , не показаны).Таким образом, предлагаемое устройство позволяет определять производную входного сигнала, представленного в виде цифрового кода, обеспечи вая тем самым повышение быстродействия..Технико-экономический эффект изобретения заключается в обеспечении возможности дифференцирования быстродействующих входных сигналов, представленных в цифровом кодеНапример, если времй выполнения сложения в сумматоре равно 1 , разрядность входного кода - л,то максимальное количество импульсов, соответствующее этому коду, равно 2 и для приема одного значения входного сигнала устройству 3 потребуется время 1=2 , а предлапаемому в , 21 с, Таким образом,предлагаемое устройство способно при- нимать и обрабатывать сигналы с частотой в 2" " раза чаще.Осипоова Составителька Техред С,Ми орректор С.Чер дактор каз 7222/34В Тираж 698 НИИПИ Государственного по делам изобретений 13035, Москва, Ж, РаувП комитета СС открытий скан наб., дписно Фил ППП "Патент", г.ужгород,ул.Проектн