Гибридное вычислительное устройство

СОЮЗ СОВЕТСКИХвлллотлелдлРЕСПУБЛИК аа 01) : А 3 с 06 д 300 ПИСАНИЕ ИЗОБРЕТЕНИ тл д лм ллвот ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ двтовотовв авидвтвлдот(71) Ордена Ленина институт кибернетики им. В.М.Глушкова(56) 1. Авторское свидетельство СССРУ 537356, кл. 0 06 С 7/26, 1974.2. Авторское свидетельство СССРУ 842852, кл. С 06 С 7/26, 1979.3. Авторское свидетельство СССРВ 364933, кл. С 06 Г 7/26, 1969(54)(57) 1. ГИБРИДНОЕ ВЪЧИСЛИТЕЛЬНОЕУСТРОЙСТВО, содержащее аналого-цифровой преобразователь, подключенныйинформационным входом к первому входу устройства, управляющим входом -к первому выходу блока синхронизации,а цифровым выходом - к первому адресному входу блока памяти, соединенного вторым адресным входом с вторымвыходом блока синхронизации, подключенного третьим выходом к управляющему входу аналогового коммутатора,а четвертым глодом - к управляющемувходу цифроаналогового преобразователя, выход которого является выходом устройства, о т л и ч а ю щ е ес я тем, что, с целью повышения производительности устройства и егоупрощения за счет сокращения объемапамяти, оно содержит цифровой коммутатор, соединенный первым информационным входом с цифровым выходоманалого-цифрового преобразователя,вторым информационным входом - свыходом блока памяти, управляющим входом - с пятым выходом блока синхронизации, а выходом - с цифровым входом цифроаналогового преобразо" вателя, подключенного аналоговым входом к выходуаналогового коммутатора, соединенного информационными входами с вторым входом устройства и с шиной ввода опорного напряжения, причем блок синхронизации подключен шестым выходом к входу управления считыванием блока памяти, а стробирующим входом - к выходу окончания цикла преобразования аналогоцифрового преобразователя.2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок синхронизации содержит регистр, коммутатор, формирователи импульсов записи и считывания, элемент задержки и генератор тактовых импульсов, под- . ключенный выходом к первому выходу блока синхронизации и первому входу формирователя импульсов считывания, соединенного вторым входом со стробирующим входом блока синхронизации и с первым входом коммутатора, а выхо" дом - с шестым выходом блока синхронизации и с входом элемента задержки, подключенного выходом к второму входу коммутатора, соединенного управляющим входом с первым выходом регистра и с пятым выходом блока синхронизации, а Выходом - с входом формирователя импульсов записи, выход которого соединен с четвертым выходом блока синхронизации, причем регистр подключен входом к шине ввода кода режима работы, а вторым и третьим выходами - к второму и третьему выходам блока синхронизации соответственно.1 11138Изобретение отнбсится к автомИ%ке и вычислительной технике и можетнайти применение, в частности, в гибридных процессорах, связанных с реше.нием нелинейных систем дифференциальньй уравнений, для воспроизведения функциональных зависимостей, выполнения операций умножения, деления и возведения в квадрат аналоговых сигналов. 10Известно гибридное вычислительноеустройство, содержащее аналого-цифровой и цифроаналоговые преобразователи, сумматоры, блок адресации,блок памяти, инвертор, счетчик и . 15блок синхронизации 11 .Известно также гибридное вычислительное устройство, содержащее аналого-цифровой и цифроаналоговый преобразователи, блок адресации; блок 20памяти, коммутатор, блок формирова"ния скважности импульсов и усредняющий усилитель 2,Общий недостаток известных устройств - пониженная производительность работы.Наиболее близким к изобретениюявляется гибридное вычислительное устройство, содержащее аналого-циф 30 ровой преобразователь, подключенный информационным входом к первому входу устройства, управляющим входом - к первому выходу блока синхронизации, а цифровым выходом - к первому адресному входу блока памяти, соединенного вторым адресным входом с вторым выходом блока синхронизации, . подключенного третьим выходом куправляющему входу аналогового коммутатора, а четвертым выходом - к управ ляющему входу цифроаналогового преобразователя, выход которого является выходом устройства, а цифровой ,вход соединен с цифровым выходом аналого-цифрового преобразователя, сое диненного информационным входом с выходом аналогового коммутатора.33,Указанное устройство при подаче на его первый вход и на аналоговый 50 (опорный) вход цифроаналогового преобразователя соответствующих аналоговых сигналов х и х позволяет в общем случае осуществлять функциональное преобразование вида у=х,55 ф Е(х), что позволяет использовать его также для выполнения операций деления (при Г(х )=1-), умножения и.ф возведения в квадрат(при Г(х)=х и х =х) аналоговых сигналов.Недостатками прототипа являются пониженная производительность работы и конструктивная сложность,Цель изобретения - повышение производительности устройства и его упрощение за счет сокращения объема памяти.Поставленная цель достигается тем, что гибридное вычислительноеустройство, содержащее аналого-цифровой преобразователь, подключенныйинформационным входом к первому входу устройства, управляющим входом - к первому выходу блока синхронизации, а цифровым выходом - к первому адресному входу блока памяти, соединенного вторым адресным входом с вторым выходом блока синхронизации, подключенного третьим выходом к управляющему входу аналогового коммутатора, а четвертым выходом - к управляющему входу цйфроаналогового преобразователя, выход которого является выходом устройства, содержит цифровой коммутатор, соединенный первым информационным входом с .цифровым выходом аналого-цифрового преобразователя, вторым информационным входом - с выходом блока памяти, управляющим входом - с пятым выходом блока синхронизации, а выходом - с цифровым входом цифроаналогового преобразователя, подключенного аналоговым вхо"дом к выходу аналогового коммутатора,соединенного информационными входами с вторым входом устройства и с шиной ввода опорного напряжения, причем блок синхронизации подключен шестым выходом к входу управления считыванием блока памяти, а стробирующим входом - к выходу окончания цикла преобразования аналого-цифрового преобразователя.тПри этом блок синхронизации содержит регистр, коммутатор, формирователи импульсов записи и считывания, элемент задержки и генератор тактовых импульсов, подключенный выходом к первому выходу блока синхронизации и первому входу формирователя импульсов считывания, соединенного вторым входом со стробирующим входом блока синхронизации и с первым входом коммутатора, а выходом - с шестьп выходом блока синхронизации и с входом. элемента задержки, подключенного3 1113выходом к второму входу коммутатора,соединенного управляющим входом спервым выходом регистра и с пятымвыхоДом блока синхронизации, а выходом - с входом формирователя импульсов записи, выход которого соединенс четвертым выходом блока синхронизации, причем регистр подключен входом к шине ввода, кода режима работы,а вторым и третьим выходами - к второму и третьему выходам блока синхронизации соответственно,На чертеже изображена блок-схемагибридного вычислительного устройства. 15Схема содержит аналого-цифровойпреобразователь 1, блок 2 памяти.мер, в виде перепрограммируемогоюстояиного запоминающего устройствацифровой коммутатор 3, цифроаналоговый преобразователь 4, аналоговыйкоммутатор 5 и блок 6 синхронизации.Блок 6 может быть выполнен содержащим генератор 7 тактовых импульсов, 25формирователь 8 импульсов считывания, элемент 9 задержки, коммутатор 10, формирователь 11 импульсов.записи и регистр 12,Аналого-цифровой преобразователь 1 З 0 подключен информационным входом к первому входу 13 устройства, управляющим входом - к первому выходу блока 6 синхронизации, а цифровым выходом - к первому адресному входу 35 блока 2 памяти. Блок 2 соединен вторым адресным входом с вторым выходом блока 6 синхронизации, подключенного третьим выходом к управляющему входу коммутатора 5, а четвертым выходом - 40 к управляющему входу цифроаналогового преобразователя, выход которого является выходом устройства. Коммутатор 3 соединен первым информационным входом с цифровым выходом аналого цифрового преобразователя 1, вторым информационным входом - с выходом блока 2 памяти, управляющим входом - . с пятым выходом блока 6 синхронизации, а выходом - с цифровым входом 50 цифроаналогового преобразователя 4. Аналоговый вход последнего подключен к выходу коммутатора 5, соединенного информационными входами с вторым входом 14 устройства и с шиной 15 ввода 55 опорного напряжения. Блок 6 синхронизации подключен шестым выходом к входу управления считыванием блока 2 819 4памяти, а стробирующим входом - к выходу окончания цикла преобразования преобразователя Устройство работает следующим образом.В режиме воспроизведения функций на выходе устройства вырабатывается аналоговый сигнал у Г(х 4), изменяющийся в заранее заданной нелинейной зависимости от аналогового сигнала х (аргумент), подаваемого навход 13. В режиме умножения, деления и возведения в квадрат устройство вырабатывает на выходе аналоговый сигнал, равный произведению, нию в квадрат (у=х, при х 1=х =х)1, двух независимых входных аналоговых сигналов х, и х, подаваемых на вхо" ды 13 и 14. Использование устройства в одном из указанных режимов преобразования осуществляется посредством записи информации,поступающей на шину 16 вво. да кода режима работы в регистр 12. Входной аналоговый сигнал х поступает на вход 13 устройства и вход аналого" цифрового преобразователя 1, вырабатывающий на информационных выходах ,двоичный код. Запуск аналого-цифрового преобразователя 1 осуществляется генератором 7 тактовых импульсов, поступающих с первого выхода блока 6 с интервалом времени не менее времени преобразования С, аналогоцифрового преобразователя 1. Кодовая информация на выходе аналого-цифро- вого преобразователя 1 сохраняется от конца предыдущего до начала следующего преобразования. По оконча" нии цикла преобразования аналогоцифровой преобразователь 1 выдает управляющий сигнал "Конец преобразования", поступающий на стробирующий вход формирователя 8 импульсов считы" вания, который формирует импульсы определенной длительности. Кодовая информация на выходах аналого-цифрового пр обраэователя 1, пропорциональная входному сигналу, поступает на первый адресный вход блока 2 памяти, а также на первый информационный вход коммутатора 3. Выбор нужной группы участков памяти блока 2 осуществляется кодовой информацией со второго выхода регистра 12, которая поступает на второй адресный )вход (вход "Выбор интегральной схе1113819Ьцифроаналогового преобразователя подключается вход 14 аналоговой переменной х . Кодовая информация с выходакоммутатора 3 во всех режимах работы5 устройства поступает на цифровойвход цифроаналогового преобразователя 4, вырабатывающий за время преобразования йаналоговый выходнойсигнал у под управлением импульсов1 О записи, поступающих с периодом й науправляющий вход цифроаналоговогопреобразователя 4 с выхода формирователя 11 импульсов записи. Временнаязадержка на время Сэва осуществляетсяэлементом 9 жуержки. мы") блока 2 памяти. Считывание кодовой, информации из ячеек памяти, являющейся значением воспроизводимой Функциональной зависимости, про изводится последовательно число за числом с интервалом времени выборки й по сигналам импульсов считывания, поступающих с выхода формиро вателя 8 импульсов считывания на вход управления блока 2 памяти. Кодовая информация с выходов блока 2 памяти поступает на второй информационный вход коммутатора 3 и проходит через него на вход цифроаналогового преобразователя 4, если устройство работает в режимах воспроизведения Функциональных зависимостей ипи деления. В последнем случае блок 2 паяи воспроизводит функцию - .хлВ других режимах работы устройства (умножения или возведения в квадрат) коммутатор 3 пропускает кодовую 25 информацию с выхода аналого-цифрового преобразователя 1 .и запрещает про хождение кодовой информации с выхода блока 2 памяти. Состояние коммутатора 3 (прохождение информации с выхо дов аналого-циФрового преобразователя или блока 2 памяти), а также коммутатора 5 (т.е. прохождение сигнала с входа 14 или с входа 15 на аналоговый вход цифроаналогового преобразо вателя 4) определяется состоянием соответствующих ячеек регистра 12,В режиме воспроизведения функциональных зависимостей вина 15 ввода опорного напряжения подключается че рез коммутатор 5 к аналоговому входу цифроаналогового преобразователя 4. В режиме умножения, деления и возведе ния в квадрат к аналоговому входу В режиме воспроизведения функциональной зависимости и деления быстродействие устройства определяется как 1=С, +й+1 , а в режиме умножения и возведения в квадрат -1 +йр , что достигается исполь. зованием коммутатора 10, при помощи которой исключается временная задержка Ь.Таким образом, предлагаемое устройство за счет исключения потерь времени"на выборку й в блоке 2 памяти в режимах умножения и возведения в квадрат и упрощения перехода с одного режима работы на другой позволяет повысить производительность работы по отношению к прототипу,При этом происходит упрощение устройства за счет уменьшения объема блока 2 памяти,. так как при работе устройства нет необходимости в хранении в блоке 2 кодов линейной функции Й(х)=х , используемой в прототипе при выполнении операций умножения и возведения в квадрат, Указанные преимущества определяют технико-экономическую эффективность возможного применения предлагаемого устройства.