Матричное вычислительное устройство для решения задач математической физики

(21) (22) (46) (72) ков (71) инст (53) (56) кл.2 3433470/18-2430,04.8207.07.84. Бюл. Р 25В.Е. Золотовский и Р Коро агут8 анрогский радиотехим. В.Д. Калмыков 1.333 (088.8) Патент ЧССР Р 1306 б С 7/40, опублик. вторское свидетельс кл. С 06 6 7/56, 1 ически 7 969. во СССР 71 (про 93737 тип) каждсое га, млс перв вторым которо элемен ляется ния ус ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПИИ(54)(57) МАТРИЧНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ЗАДАЧ МАТЕМАТИЧЕСКОЙ ФИЗИКИ, содержащее ячейки, каждая из которых содержит первый сумматор, первый регистр сдвига, схему сраннения и элемент И, причем вой ячейке выход первого сумматорадинен с первым нходом схемы сравнения и входом первого регистра сдвиадший разряд которого соединеным входом первого сумматора ивходом схемы сраннения, выходй соединен с первым входомта И, второй вход которого яввходом задания останова решетройства, о т л и ч а ю щ е е с я тем, что, с целью повышения его быстродействия, каждая ячейка содержит дополнительно четыре сумматора и три регистра сдвига, причем выход второго сумматора соединен с первым входом третьего сумматора и входом второго регистра сдвига, выход младшего разряда которого соединен с вторым входом первого сумматора, выход третьего сумматора соединен с первым входом четвертого сумматора и входом третьего регистра сдвига, выходы младшего н предыдущего разрядов которого соединены соответственно с третьим и четвертым входами первого сумматора, выход четвертого сумматора соединен с первым входом пятого сумматора и входом четвертого регистра сдвига, младший разряд которого соединен с пятым входом первого сумматора, выход пятого сумматора соединен с шестым входом первого сумматора, выход восьмого разряда первого регистра сдвига соединен с первым входом второго сумматора, вторые входы второго, третьего, четвертого и пятого сумматоров 1,3-ой ячейки подключены соответствейно к выходу вооьмого разряда первого регистра сдвига, выходу ,рС второго сумматора, выходу третьего сумматора и выходу четвертого сумма- фф тора (1,Э+1) -ой ячейки, третьи вхо- фф ды второго, третьего, четвертого и С пятого сумматоров 1,1-ой ячейки подключены соответственно к выходу вось-а мого разряда первого регистра сдви,га, выходу второго слеаатора, выХоду третьего сумматора и выходу четвертого сумматора (1+1,3)-ой ячейки, четвертые входы второго, третьего, четвертого и пятого сумматоров 1,1-ой ячейки подключе ны соответстве н но к выходу восьмого разряда первого регистра сдвига, выходу второго сумматора, выходу третьего сумматора и выходу четвертого сумматора (1,3-1) -ой ячей . ки, пятые входы второго, третьего, четнертого и пятого сумматоров 1,3-ой ячейки подключены соответственно к выходу носьмого разряда первого ре" ,гистра сдвига, выходу второго сумматора, выходы третьего сумматора и, выходу четвертого сумматора (1-1,3)-ой ячейки.Изобретение относится к вычислительной технике и может быть использовано при конструировании и разработке специализированных устройств, предназначенных для решения уравнения Лапласа, н прямоугольной областиаЦ ЗЦ Зг- : - -+; (1)а 1 ак г с) 15 30 М/Г дЧгде Г - граница области, имеющая нидпрямоугольника.Известно устройство для решения уравнения Пуассона, которое содержит три блока. Дна иэ них представляют собой сетки резисторов и служат для моделирования уравнения. Лапласа, а третий блок содержит набор источников тока. Блоки соединяются с помощью коммутатора. Устройстно позволяет получить решение за достаточно 20 малое время 1).Однако данное устройство обеспечивает низкую точность решения и тоебует больших затрат при подготовке к ра-, боте и организации вывода информации.Наиболее близким к изобретению по технической сущности является устройство для моделирования дифференциальных уравнений в частных производных, которое содержит ячейки, каждая из которых содержит первый сумматор, первый регистр сдвига, схему сравнения и элемент И, причем н каждой ячейке выход первого сумматора соединен с первым входом схемы сравнения и входом первого регистра 35 сдвига, младший разряд которого соединен с первым входом первого сумматора и вторым входом схемы сравнения, Выход которой соединен с первым входом элемента И, второй вход кото рого является входом задания останова решения устройства. Кроме того, устройстно содержит блок шаговой коммутации и блок умножения 2).Недостатком известного устройства является низкое быстродействие, обусЛовленное тем, что получаемая в результате разностной аппроксимации алгебраических уравнений имеет матрицу с малым числом обусловленности50 р р: ф" , В результате количестводесИКитерационных шагов, определяемое какИ - )Ц где Г - теккдая 55 невязка;- начальная невязка; номер шага итерации, оказывается весьма большим.Белью изобретения является повышение его быстродействия, 60Поставленная цель достигается тем, что в устройстве, содержащем ячейки, каждая иэ которых содержит первый сумматор, первый регистр сдвига, схему сравнения, и элемент И, причем . 65 н каждой ячейке выход первого сумматора соединен с первым входом схемы сравнения и нходом первого регистра сдвига, младший разряд которого соеди - нен с первым входом первого сумматора и вторым входом схемы сравнения, выход которой соединен с первым входом элемента И, второй вход которого является входом задания останова решения устройства, каждая ячейка содержит дополнительно четыре сумматора и три регистра сдвига, причем выход второго сумматора соединен с перным входом третьего сумматора и входом второго регистра сдвига, выход младшего разряда которого соединен с вторым входом первого сумматора, выход третьего сумматора соединен с первым входом четвертого сумматора и входом третьего регистра сдвига, выходы младшего и предыдущего разрядов которого соединены соответственно с третьим и четвертым входами первого сумматора, выход четвертого сумматора соединен с первым входом пятого сумматора и входом четвертого регистра сдвига, младший разряд которого соединен с пятым входом первого сумматора, выход пятого сумматора соединен с шестым входом первого сумматора ныход восьмого разряда первого регистра сдвига соединен с первым входом второго сумматора, вторые входы нторого, третьего, четвертого и пятого сумматоров 1,-ой ячейкй подключены соответственно к выходу восьмого разряда первого регистра сдвига, выходу нторого сумматора, выходу третьего сумматора и выходу четвертого сумматора (1,3+1) - ой ячейки, третьи входы нторого, третьего, четвертого и пятого сумматоров ,-ой ячейки подключены соответственно к выходу восьмого разряда первого регистра сдвига, выходу второго сумматора, выходу третьего сумматора и выходу четвертого сумматора (1+1,)-ой ячейки, четнертые входы второго, третьего, четвертого и пятого сумматоров 1,Э-ой ячейки подключены соответственно к выходу восьмого разряда первого регистра сдвига, выходу второго сумматора, выходу третьего сумматора и выходу четвертого сумматора (1,-1)-ой ячейки, пятые входы второго, третьего, четвертого и пятого сумматоров 1,3-ой ячейки подключены соответственно к выходу восьмого разряда первого регистра сдвига, выходу второго сумматора, выходу третьего сумматора и выходу четвертого сумматора (1-1,)-ой ячейки.На фиг. 1 приведена блок-схема матричного вычислительного устройства для решения задач математической физики; на фиг.2 - то же, ячейки устройства.Матричное вычислительное устройство содержит ячейки 1.)вход 21 задания останона решенияи выход 22 останона.Устройство работает. следующимобразом,В начальный момент в регистрах 18всех ячеек 1 записан нуль. В ячейках1, расположенных вблизи границы, на 15входы поступает информация из граничных узлов (не показаны) . На выхо- .дах сумматора 14 этих ячеек 1 формируется новое значение функции20Под чП . понимается величина(.),.:, Ч,.: Х.:Е:О для ,) в.М(Г 1,где М(Г) - множество граничных .30узлов;а ка. агк а кЬЪ, - пОстОЯнные КОэффициенты Л= ЬЧл+ Ь Чг35Величины коэффициентов зависят отразностной сетки, аппроксимирующейнепрерывное пространство, на которомищется решение. В рассматриваемомслучае ах = ьу (ах - шаг сетки по х; 40ьу - шаг сетки по у) и а = Ь= Ь =1;а,= б/16; аг= 1/16; а = 1/256.Все коэффициенты кратны степенидвойки, поэтому умножение на коэффициенты можно существенно упростить. 45С этой целью умножим и разделим пра-.вую часть на 256, тогдаккк": , (ккьЛк.,(к)л к+ кклк", л",) Деление на 256 производится в регис тре 18 за счет сдвига.Рассмотрим теперь произвольный момент к и ячейку 1 ), После завершения(к) шага на входы сумматора 10 поступает информация из соседних яче. 55 ек 1, 1;, ; 1; ,; 1,;, с выходов 2 2;, 2 ,; 2; )+1 со ответственно. Эти ныходы обеспечинают сдвиг содержимого регистров 18 на восемь разрядов вправо (умножения на 1/256) .На выходе сумматора 10; формируется величина у которая поступаеткна регистр 15, где производится умножение на 256 (сдвиг влево на восемь разрядов) . Одновременно с этим информация с выхода сумматора 10, поступает на вход сумматора 11; , куда поступает информация с выходов сумматоров 11+1, 11; 11; 1 и 11,На выходе сумматора 11 " формируеткся величина Х , которая умножается)на 64 и 32 в регистре 16, ,Один выход соответствует умножейию на 32, а другой - на 64. Аналогично - для сумматоров 12, и 13, , но с той лишь разницей, что умножение в первом случае производится на 16, а но втором - 1. На выходе сумматора 14) Решение прекращается, еслиКП; ь Е, Условие останова определяется схемой 19; сравнения.кСкорость сходимости решения в известном устройстве, в котором реализуется разностная схемаК 11 к7)ПЛ" рДппсп,- 1; Л,п: 1/2 (зз.п - ", + з 1 пг - " )пкп гк г)г где -число дискретон по х;и -число дйскретов по у.В предложенном устройстве скорость сходимости решения равна,:1;,1 . -гвкп - в;ипк 1 п ( 7)к 7 к)Таким образомР "икпФи кт.е. скорость сходимости возрастает в четыре раза. При этом затраты оборудования практически не нозрастают, 1101852писное 3 лиал ППП Патент, г. Ужгород, ул. Проектная, 4 Тираж 6 ИПИ Государственног о делам изобретений 5, Москва, Ж, Ра омитета СССРоткрытийкая наб д. 4/5