Цифровое логарифмическое устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК С 06 Р 7/556 ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ видетельство СССР6 Р 7/5561 1976. ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(53) 681.325(088,8)56) 1. Балашов Е.П. К вопросу применения сокращенных таблиц функцийдля построения высокопроизводительныходнородных процессоров. - иуправляющие системы и машины". 1975, Ф 3,с. 99-102.2. Авторское сУ 624233, кл. С 0(54)(57) ЦифРОВОК ЛОГАРИИКЧЕСКОКУСТРОЙСТВО, содержащее сдвигающийрегистр, первый блок постоянной памяти, первый умножитель, сумматор,причем выходы старших разрядов сдвигающего регистра соединены с входомпервого блока постоянной памяти, выход мантиссы которого подключен кпервому входу сумматора, о т л и -ч а ю щ е е с я тем, что, с цельюрасширения класса решаемых задач путем вычисления логарифмов чисел полюбому основанию, в него дополнительно введены вычитающий счетчик, второй блок постоянной памяти, второйумножитель и блок управления, который содержит задающий генератор,первый, второй и третий элементы Ии триггер, причем вход аргументаустройства соединен с информационнымвходом сдвигающего регистра, выход первого старшего разряда которого подключен к первому входу первого элемента И блока управления, вход запуска устройства соединен с первым входом второго элемента И блока управления и установочным входом вычитающего счетчика, выход которого подключен к старшим разрядам первого входа второго умножителя, вход основания устройства соединен с входом второго блока постоянной памяти, выход которого подключен к второму входу второго умножителя, выход третьего элемента И блока управления соединен со счетным входом вычитающего счетчика и управляющим входом сдвига- Я ющего регистра, выход младших разрядов которого подключен к первому входу первого умножителя, выход разности мантисс первого блока постоян- ффффф ной памяти соединен с вторым входом первого умножителя, выход которого подключен к второму входу сумматора, выход которого соединен с младшими пффф" разрядами первого входа второго умно,) жителя, выход которого подключен к мааь выходу устройства, причем в блоке уп- Ср равления инверсный выход задающего ге нератора соединен с вторыми входами р первого и второго элементов И, прямой выход задающего генератора подключен к первому входу третьего элемента И, второй вход которого соединен с единичным выходом триггера, вход сброса которого подключен к вькоду первого элемента И, .вькод второго элемента И соединен с входом установки триггера.Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах, а также для сжатия динамического диапазона в устройствах цифровой обработки сигналов.Известно устройство, содержащее входной регистр, два пс тоянных запоминающих устройств и сумматор, причем выходы старших разрядов вход О ного регистра соединены через первое постоянное запоминающее устройство с первыми входами сумматора, вторые входы которого через второе постоянное запоминающее устройство подключены к выходам средних и младших разрядов входного регистра13.Недостатком этого устройства явля. ется необходимость большого объема постоянной памяти.Наиболее близким по технической сущности к изобретению является цифровое логарифмическое устройство, содержащее блок вычисления характеристики, сдвигающий регистр, регистр результата, блок априорной информации, первый и второй дешифраторы, блок выделения остатка, блок умножения, блок деления, сумматор, причем выход входного регистра через последовательно соединенныеЗО блок остатка, дешифратор и умножитель подключен к первому входу сумматора, второй вход которого соединен с первым выходом блока априорной информации, второй выход которого соединен через блок деления с входом блока умножения, выход блока вычисления характеристики соединен с входами блока выделения остатка и блока деления, выход сумматора соединен с вторым входом регистра результата21.Недостатком известного устройства является невозможность вычисления логарифмов чисел по любому основанию.Целью изобретения является расши рение класса решаемых зэдач путем вычисления логарифмов чисел по любомуоснованию.Поставленная цель достигается тем, что в цифровое логарифмическое устройство, содержащее сдвигающий регистр, первый блок постоянной памяти, первый умножитель, сумматор, причем выходы старших разрядов сдвигающего регистра соединены с входом первого блока постоянной памяти, выход мантиссы которого подключен к первому входу сумматора, введены вычитающий счетчик, второй блок постоянной памяти, второй умножитель и блок управления, который содержит задающий генератор, первый, второй и третий элементы И и триггер, причем вход аргумента устройства соединен с информационным входом сдвигающего. регистра, выход первого старшего раз. ряда которого подключен к первому входу первого элемента И блока управления, вход запуска устройства соединен с первым входом второго элемента И блока управления и установочным входом вычитающего счетчика, выход которого подключен к старшим разрядам первого входа второго умножителя, вход основания устройства соединен с входом второго блока постоянной памяти, выход которого подключен к второму входу второго умножителя, выход третьего элемента И блока управления соединен со счетным входом вычитающего счетчика и управляющим входом сдвигающего регистра, выход младших разрядов которого подключен к первому входу первого умножителя, выход разности мантисс первого блока постоянной памяти соединен с вторымвходом первого умножителя, выход которого подключен к второму входу сумматора, выход которого соединен с младшими разрядами первого входа второго умножителя, выход которого подключен к выходу устройства, причем в блоке управления инверсный выход задающего генератора соединен с вторыми входами первого и второго элементов И, прямой выход задающего генератора подключен к первому входу третьего элемента И, второй вход которого соединен с единичным выходом триггера, вход сброса которого подключен к выходу первого элемента И, выход второго элемента И соединен с входом установки триггера.На фиг.1 приведена структурная схема цифрового логарифмического устройства, на фиг.2 - функциональная схема блока управления.Цифровое логарифмическое устройство (фиг.1) содержит слвигающий регистр 1, первый блок 2 постоянной памяти, первый умножитель 3, сумматор 4, блок 5 управления, вычитающий счетчик 6, второй блок 1 постоянной памяти, второй умножитель 8, причем вход аргумента устройства соединен с информационным входом сдвигавшего регистра 1, выход старшего разряда которого соединен с первым входом3 11018 первого элемента И блока 5 управления, выходы следующих 1 с разрядов - с входом первого блока 2 постоянной памяти, выходы остальных разрядов - с первым входом первого умножптеля 3, а управляющий вход сдвигающего регистра и счетный вход вычитающего счетчика 6 подключены к выходу третьего элемента И блока 5 управления, выход мантиссы первого блока 2 постоянной памяти подключен к первому входу сумматора 4, а выход разности мантиссы первого блока 2 - к второму входу первого умножителя 3, выход каждого разряда которого подключен цепью сдви 5 га на и -(1+1) разрядов вправо к второму входу сумматора 4, где и - количество разрядов сдвигающего регистра, вход запуска устройства подключен к первому входу второго элемента И блока20 5 управления и к установочному входу вычитающего счетчика 6, выход которого подключен к старшим разрядам первого входа второго умножителя 8, к младшим разрядам первого входа кото 25 рого подключен выход сумматора 4, к второму входу второго умножителя 8 через второй блок 7 постоянной памяти подключен вход основания устройства.Блок управления (фиг,2) содержит30 задающий генератор 9, первый О и второй 11 элементы И, триггер 12, третий элемент И 13, причем инверсный выход генератора 9 подключен к вторым входам первого и второго элементов И 10 и 11,а его прямой выход - к первому входу третьего элемента И 13, выход первого элемента И 10 подключен к Р-входу триггера 12, единичный выход которого подключен к второму входу. элемента И 13, выход которого являетО ся выходом блока. управления, выход второго элемента И 11 подключен к 5-входу триггера 12.Устройство работает следующим об 45 разом.Двоичный код числа М, поступающий на вход аргумента устройства, записывается в сдвигающий регистр 1. После этого на вход запуска устройства поступает импульс запуска, который проб ходит на установочный вход вычитающего счетчика 6, устанавливая в ноль число и - 1, и на второй вход элемента И 11. Первый импульс с выхода задающего генротора 9 после поступления 55 импульса запуска с задержкой на длительность импульса задающего генератора 9 устанавливает триггер 12 в единичное состояние, разрешая тем самым прохождение импульсов с выхода задающего генератора 9 на выход блока управления. Каждый импульс блока управления сдвигает информацию в сдвигающем регистре 1 на один разряд влево, а в вычитающем счетчике 6 уменьшает на единицу записанное число л. При появлении "1" в старшем разряде сдвигающего регистра 1 на втором входе элемента И 10 будет напряжение логической единицы, а на его первом входе - напряжение логического нуля на время существования импульса с выхода задающего генератора 9. Сразу после окончания импульса с выхода задающего генератора 9 триггер 12 устанавливается в нулевое состояние, и формирование импульсов прекращается.Число импульсов в серии равно и -ш, где п - старший значащий разряд кода. При этом на выходе вычитающего счетчика 6 формируется двоичный код, равный т, являющийся характеристикой логарифма кода числа К по основанию два. Этот код поступает на входы старших разрядов первого входа умно- жителя 8.В первом блоке 2 постоянной памяти хранится 2 значений мантисс М логакЪ рифмов чисел по основанию два и 2 " значений разностей ЬМ двух смежных значений мантисс. Мантиссы М соответствуют диапазону чисел от 1 до 2 с-1 сшагом 2 и определяются выражением 1 о- (1+К /2"), где М, - код 1 старших разрядов, начиная г. и - 1-го разряда, после сдвига на о-и разрядов, а ЬМ к соответствует разности двух смежных мантисс кодов чисел на расстоянии шага 2 Пос:е появления в старшем разряде сдвигающего регистра 1 единицы на выходе к разрядов этого регистра, начиная с празряда, Формируется код, являющийся кодом адреса для вывода соответствующих этому значению адреса мантиссы М 1,и разности мантисс ДМ. из первого блока 2 постоянной памяти. Значение мантиссы Мпосту - пает на первый вход сумматора 4. Разность мантисс ЬМ поступает на второй вход первого умножителя 3, на первый вход которого поступает код с выхода младших разрядов сдвигаю- щего регистра 1, значение которогои-ш определяется выражением 2 М Это значение кода в первом умножите1101819 767/32 Тираж 699 По ВНИИПИ Государственногокомитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д