Цифровой дискриминатор

(57) Изобретенмационно-измерной технике и СКРИ отн ТО ельнойжет най рское бю оения итута в системах рег случайных сигн жет быть испол страци алов, в зовано атометениеифролучаемых от коордобретения - расшиных возможностейминатора эа счет рим анных, по а. Цель и кцио ваго дискрфикации налтремальныхЦиФровой дчики 3, 4,идент ти эк во СССР 1983. СССР 1983.чия пика и обл начений выделе ого пикажнт счетвней 5,искрнминатор соде переключатель уро ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ ТЕСНОМ, СИ(71) Специальное конструктро биологического приборосс опытным производством ИнФизики АН АЗССР, 13И%,1 цщр тся к инфори вычислительти.применение и обработки астности моля обработки1312564блоки сравнения 6, 7 регистр ре- му выведенному значению, но и от веэультата 9, блок управления 8, кото- личины текущего выведенного значерый содержит формирователи заднего ния, причем одновременно по двум пафронта импульса, элементы И, ИЛИ, раметрам, Устройство позволяет также триггеры. Дискриминируемые значения идентифицировать наличие пиков, т,е. параметров устанавливаются не только проводить анализ знака приращения исот величины, соответствующей перво- следуемой кривой. 2 ил.1Изобретение относится к информационно-измерительной и вычислительной технике и может найти применениев системах регистрации и обработкислучайных сигналов, в частности может 5быть использовано для обработки данных, получаемых от координатометра.Цель изобретения - расширениефункциональных возможностей за счет,идентификации наличия пика и области 1 Оэкстремальных значений выделенногопика,На фиг. 1 представлена функциональная схема цифрового дискриминатора; на фиг. 2 - функциональная схема блока управления,Цифровой дискриминатор содержитвход 1 первого параметра, вход 2второго параметра, счетчики 3 и 4первого и второго параметров, переключатель 5 уровней, блоки 6 и 7сравнения, блок 8 управления, регистр 9 результата, вход 10 запуска,выходы 11 - 13 дискриминатора.Каждый из блоков 6 и 7 сравнениясодержит сумматор 14, вычитатель 15,регистры 16 и 17, схемы 18 и 19 сравнения, входы 20 кода. Блок 8 управления содержит формирователь 21 заднего фронта импульса, триггер 22,элементы И 23 - 28, элементы ИЛИ29 - 31, дополнительные триггеры 32и 33, Формирователь 34 заднего фронта импульса.Цифровой дискриминатор работает 35следующим образом.В исходном состоянии счетчики 3и 4 цифрового дискриминатора и регистры 16 и 17, входящие в состав блоков 6 и 7, обнулены. 40Перед началом цикла обработкианализируемой величины на вход 10цифрового дискриминатора подается гсигнал высокого уровня, а затем на информационные входы 1 и 2 начинают поступать унитарные коды соответствующих исходных параметров, характеризующих объект или процесс.Указанные коды подаются на счетные входы, счетчиков 3 и 4 соответственно.Получаемые (накапливаемые) таким образом значения анализируемых параметров с выходов счетчиков 3 и 4 подаются на входы кода блоков 6 и соответственно.Блоки 6 и 7 идентичны. Поэтому рассмотрим работу только блока 6.Значение кода входов блока 6 подается на вторые группьг входов сумматора 14 и вычитателя 15 и, одновременно, на вторые группы входов схем 18 и 19 сравнения.В сумматоре 14 при этом производится сложение исследуемого кода с кодом величины шага уровня дискриминации.В вычутателе 15 определяется разность исследуемого кода и кода величины шага уровня дискриминации,В реально действующем макете предложенного устройства сумматоры и вычитатели выполнены на элементах К 155 ИМЗ с представлением чисел в обратном коде, и вычисления при этом производятся в четырех квадратах.После прекращения передачи кодов анализируемых параметров на вход 10 цифрового дискриминатора подается сигнал низкого уровня, в соответствии с которым на выходах элемента ИЛИ 29 и формирователя 34 блока 8 управления Формируются сигналы отпирания регистра 9 и записи содержимого сумматора 14 и вычитателя 153 13125в регистры 16 и 17, соответственно,блоков 6 и 7 сравнения.При этом в регистр 16 блока записывается значение суммы исследуемогокода и кода величины шага уровнядискриминации, а в регистр 17 - значение разности исследуемого кода икода величины шага уровня дискриминации.Эти значения задают верхний и ниж Оний уровни ближайших значений дискриминации анализируемой величины.Последующие циклы обработки производятся аналогично первому, однакотеперь после подачи сигнала на вход 1015устройства на выходах элемента ИЛИ 29и формирователя 34 блока 8 управления будут формироваться сигналы толь)ко в случае достижения верхнего илинижнего значений соответствующего ранализируемого параметра,При этом код исследуемого параметра поступает на вторые группы входов схем 18 и 19 сравнения и сравнивается с кодами верхнего и нижнего 25уровней дискриминации, поступающимина первые группы входов, соответственно, из регистров 16 и 17.При достижении указанного условияна выходе соответствующей схемы срав нения в соответствующем блоке 6 (7)формируется сигнал разрешения, поступающий на вход блока 8 управления,по которому в блоке управления формируется сигнал выдачи анализируемыхпараметров с регистра 9 результата.Дискриминируемые значения параметров устанавливаются не только отвеличины, соответствующей первомувыведенному значению, и от величины 40текущего выведенного значения, причемустанавливаются одновременно по двумпараметрам. Это приводит к тому, чтоесли одно из выводимых значений исследуемых параметров быстрее достигает своего фиксированного значения,то в данной схеме не будут выводить-.ся, при определенном наклоне кривой,значения исследуемых параметров, соответствующих фиксированному значению другого параметра. Формула изобретения Цифровой дискриминатор, содержа щий счетчик первого параметра, счет" чик второго параметра, первый и второй блоки сравнения, регистр результата, переключатель уровней и блок 64 4управления, включающий формирователь заднего фронта импульса, триггер, три элемента И и три элемента ИЛИ, каждый блок сравнения содержит сумматор, вычитатель, два регистра и две схемы сравнения, причем входы первого и второго параметров дискриминатора соединены со счетными входами счетчиков соответственно первого и второго параметров, выходы разрядов которых соединены соответственно с первой и второй группами информационных входов регистра результата, выходы переключателя уровней соединены с первыми группами входов сумматора и вычитателя первого и второго блоков сравнения, в каждом блоке сравнения выходы сумматора и вычитателя соединены с информационными входами соответственно первого и второго регистров, синхровходы которых объединены, а.выходы соединены с первыми группами входов соответственно первой и второй схем сравнения, входы вторых групп которых объединены с соответствующими входами вторых групп сумматора и вычитателя и являются входами кода блока сравнения, выходы схем сравнения являются информационными входами блока управления, вход запуска дискриминатора в блоке управления через формирователь заднего фронта импульса соединен со счетным входом триггера и первым входом первого элемента И, выход разрешения записи блока управления соединен с синхровходами регистров блока сравнения, выход разрешения выдачи блока управления соединен с синхровходом регистра результата, выходы которого являются информационными выходами дискриминатора, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей дискриминатора за счет идентификации наличия пика и области экстремальных значений выделенного пика, в блок управления цифрового дискриминатора введены четвертый, пятый и шестой элементы И, два дополнительных триггера и формирователь заднего фронта импульса, причем выходы разрядов счетчиков первого и второго параметров подключены к входам кода соответственно первого и второго блоков сравнения, информационные входы блока управления подключены к первым входам второго, третьего, четвертого и пятого элементов И, вторые входы которых объе131 Фиг, г ПИ Заказ 1972/47 Тираж 673 Подписно Произв.-полигр. пр-тие, г. Ужгород, ул. Проектна динены со счетным входом триггера,инверсный выход которого подключенк второму входу первого элемента Ивыход которого соединен с первымвходом первого элемента ИЛИ, второйвход которого соединен с выходомвторого элемента ИЛИ, входы которого соединены с выходами элементов И с второго по пятый, выход первого элемента ИЛИ является выходомразрешений выдачи блока управленияи соединен с входом формирователязаднего фронта импульса, выход которого является выходом разрешения за 2564 6писи блока управления, выходы треть"его и четвертого элементов И соединены с входами установки в единичноесостояние соответственно первогои второго дополнительных триггеров,входы установки в "О" которых соеди"иены с выходом пятого элемента И, апрямые выходы подключены к входамтретьего элемента ИЛИ и шестого 10 элемента И, выходы которых являются соответственно выходами наличия пика и области экстремума выделенного пика дискриминатора.