Устройство для контроля последовательности микрокоманд

ОПИСА ЕТЕНИЯ ИЗ К АВТО ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ МУ СВИДЕТЕЛЬСТВ(56) 1, Авторское свидетельство СССРВ 813432, кл. С 06 Р 11/ОО, 1978.2, Авторское свидетельство СССРВ 898431, кл. С Об Г 9/22,С Об Р 11/ОО,: 1980 (прототип),(54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ 1 ИКРОКОМАНД,содер жащее дешифраторы,входы которых яв)ляются входами устройства, элемент )ИЛИ, отличающее с я твм,что,с целью расширения области применения устройства, оно содержит двегруппы из К+1 элементов ИЛИ (гдеХ - число контролируемых фикрокоманд), два шиФратора,накапливаюций сумматор, два элемента задержки н блок сравнения с,нулем, причвм выходы первого и второго дешиЬраторов соединены соответственно свходами элементов НЛИ первой и второи групп, выходы К элементовИЛИ первой группы через первый шифратор соединены с первым информационным входом накапливающего сумматора, второй информационный входкоторого через, первый элемейт задержки соединен с выходом второгоюифратора,входы которого соединеныс выходайи К элементов ИЛИ второйгруппы, вход окончания микрооперации устройства соединен с запускаю" .щнм входом блока сравнения с,нулеми через второй элемент задержки суправляющим входом накапливающего сумматора, информационный выход которого соединен с соответствукщим входом блока сравнения с нулем,а ю"ход знакового разряда - с первымвходом элемента ИЛИ, второй входкоторого соединен с выходом блокасравнения с нулем, а треий и чет-вертый входы - соответственно с находами (К+1)-х элементов ИЛИ первой и второй групп, выход элементаИЛИ является выходом прерывания устройства.Изобретение относится к цифровойвычислительной технике и автоматике и может быть использовано при построении аппаратных средств. контроля микропрограммных устройств управления микропроцессоров и обычных ЭБМ,Известно устройство для контроля выполнения последовательности ьпкрокоманд, содержащее элементы И, ИЛИ, связанные с управляющими шинами,и триггер ошибки 1 2.ь 50 Недостатками такого устройства являются ограничение функциональныхвозможностей процессора,связанное с 15.необходимостью выработки только одного управляющ 6 го сигнала и только наодной шине и необходимостью жесткогочередования сигналов чтения и записи,что при известных. ограничениях для мик 0ропроцессора ло быстродействию создает дополнительные трудности, атакже необходимость увеличения раз:мерности управляющей шинй и усложнения устройства управления, связанные с введением контрольных кодов и управлением ими.Наиболее близким к изобретениюпо технической сущности являетсямикропрограммное устройство управления,содержащее генератор тактовых импульсов, блок памяти, счетчикмикрокоманд, дещифраторы,выходыкоторых соединены с узлом свертки, соединенным со схемой сравнения, счетчик тактов, соединенный сэлементом ИЛИ, и регистр, соединенный с дещифраторами и счетчиком микрокоманд, элемент НЕ,генератор тактовых импульсов, соединенный со схемой сравнения, памятью и элементомИЛИ 23Недостатками известного устройства являются ограниченность области.применения только процессорами,неиспользующими одновременно сигналычтения и записи для разных регистров,и возможность появления, ложногосигнала при одновременном пропаданиидействительного,Белью изобретения является расширещв области применения устройства,в частности за счет обеспечениявозможности использования в одном такте работы процесссора К операций .записи и ю операций считываниядля различных регистров, причем параметры .К и ш могут варьироваться изменением соответствующих вводимых элементов без принципиальных изменений алгоритма работы устройства,Поставленная цель достигаетсятем, что в устройство для контроляпоследовательности макрокоманд,содержащее дешиФраторы,входы которыхявляотся входами устройства,элемент ИЛИ,введены две группы из К+1элементов ИЛИ (где К - число контролируемых макрокоманд),два шифратора,накапливающий сумматор, два элементазадержки и блох сравнения с нулем,причем выходы первого и второгодешифраторов соединены соответственно с входапа элементов ИЛИ первой ивторой групп, ныходы К элементовИЛИ первой группы через первый шифратор соединены с первым информационным входом накапливающего сумматора,второй индормационный вход которогочерез первый элемент задержки сое"динен с ныходом второго шифратора,входы которого соединены с выходами Кэлементов ИЛИ второй группы входокончания микрооперации устройства соецинен с запускающим входомблока сравнения с нулем и через второй элемент задержки с управляющимвходом. накапливающего сумматора,информационный выход которого соединен с соответствующим входом блока сравнения с нулем, а выход знакового разряда - с перным входом эле"мента ИЛИ, второй вход которого соединен с выходом блока сравнения.снулем, а третий и четвертйй входы -соответственно с выходами (К+1)хэлементов ИЛИ первой и второй групп,выход элемента ИЛИ является выходомпрерывания устройства,На чертеже представлена функциональная- схема устройства.Устройство содержит первый дешифратор 1 (микрокоманд записи ,второй дешифратор 2 (мнкрокоманд считыванйя), первую группу 3 из К+1элементов ИЛИ, вторую группу 4 изК+1 элементов ИЛИ,шифраторы 5 и 6,накапливающий сумматор 7, первыйэлемент 8 задержки, блок 9 сравненияс нулем, второй элемент 10 задержки,элемент ИЛИ 11, входы 12 и 13устройства (мнкрокоманд считывания изаписи соответственно), вход 14окончания ьикрооперации, ю 1 ход 15прерывания, элементы ИЛИ 16 и 17первой и второй групп.Устройство работает следующимобразом.Выполнение микропрограмка в процессоре осуществляется путем передачи информации между регистрами под действием управляющих сигналов записи и считывания, вырабатываеках 5 блоком микропрограммного управления. В процессе передачи возможны изменения передаваемой информации, как,например,при выполнении ариФ- метических операций. При этом для современных микропроцессоров число регистров и может достигать шестидесяти четырех, а блок управления одновременно способен формировать К сигналов записи и а сигналов считьг г 5 вания дпя различных регистров.При этом микропрограммы составляются таким образом, что если в регистр производится запись, то независимо от такта микропрограммы информация . 20 с него должна быть считана, а по.этому к моменту окончания выполнения микропрограммы общее число сигналов записи и сигналов считывания должно быть одинаково. 25Выполнение микропрограммы начинается после занесения в регистр команд управления очередной команды и расшифровки ее. Поэтому поступление сигнала записи в регистр команд следует ЗО рассматривать как момент начала выполнения очередной микропрограммы и окончания предыдущей. При поступлении сигнала на вход 14 осуществля" ется сравнение с нулем содержимого 35 сумматора 7 по результатам выполнения предыдущей микропрограмка и после истечения задержки на элементе 11 г задержки - установка в ноль накапливающего сумматора 7.Фррмируемые при нормальной работе блока микропрограммного управления комбинации сигналов записи на входах 13 и сигналов считывания на входах 12 воспринимаются соответствующими дешифраторами 1 и 2 . Первый выход дешифратора 1, формируемый по булевой функции из входных сигналов, соединен непосредственно с входогл"шифратора 5 и соответствует отсутствию сигналов за С писи в данном такте микропрограммы. Последующие выходы дешифратора 1, формируекае по своим булевым Функциям и соответствующие разрешенным комбинациям упр.авляющих сигналов 55 записи, объединены на К элементах ИПИ 16 группы элементов ИЛИ 3 в К групп, каждая из которых лредставляет собой дизъюнкцию выходов дешиФратора, в булевой ФункЦии которыхсумма сигналов равна 1,2(К),Ксоответственно. Разрешенной -й комбинацией сигналов записи 1 считы"вания ) названа комбинация управляющих сигналов на входах записи :1 считывания 1, необходимая для выполненияь-й микрокоманды. Число таких комбинаций соответствует числу микрокоманд, Дополнительно к классу разрешенных отнесено отсутствие управлявщнх сигналов записи (считывания.),Все остальные выходы дешиФратора,Формируемые по булевым функциям,не отражающим принадлежность соответствующих сигнапов к разрешеннымкомбинациямобъединены на (К+)-мэлементе ИЛИ 16 и характеризуют запрещенные комбинации сигналов записи.Снимаемый с одного из (К+1) выходовгруппга элементов ИЛИ 3 один из(К+1) возможных выходных сигналов,соответатвукщий количеству выработанных в данном такте сигналов запи.си, подается на шифратор 5 и с выхода последнего в виде положительногодвоичного числа в прямом коде ( знаковый разряд равен нулю ) подаетсяна накапливающий сумматор 7,Аналогично производится обработка сигналов чтения, и с одного иэ(К+1) выходов группы элементов ИЛИ 4в том же такте микропрограммы подается сигнал на шифраторб. С выхода последнего соответствующее отрицательное двоичное число в обратном кодезнаковгай разряд равен единице ) через элемент 8 задержки осуществляющий временной сдвиг кода на частьмашинного так.га для обеспечения условий работы накапливающего сумматора,подается на второй информационныйвход накапливающего суийатора 7.Всумматоре поступившие двоичные числа в прямом и обратном коде последовательно алгебраически складьгваются,причем знаковый разряд сумка долженбыть всегда равен нулютак как сигналзаписи всегда должен предшествоватьсигналу считывания и общее количество сигналов должно быть, следовательно меньше или равно числу сигналовзаписи.Момент окончания выполнения кгкро -програмка фиксируется сигналога навходе 14, который инициирует работублока 9, осуществляющего сравнение сТаким образом, расширена областьприменения устройства контроля для микропроцессорных модулей, обладающих большим числом регистров и тре бующих совмещения во времени их ра-,боты для понышения быстродействия. 3 108 нулем содержимого сумматора 7. При ,ющалнении названных условий единица через .элемент ИЛИ 11 с блока 9 не выдаетсяна выход 5 в схеме приоритетного прерывания блока управления, что свидетельствует об исправной работе блока микропрограммного управлекия.В процессе функционирования процессора между блоком управления и регистрами, управляемами им,возмож- . но появление ошибок, состоящих в: пропадании необходимых сигналов управления (записи или считывания), ,либо в появлении ложных, а также в нарушении последовательности формирования сигналов (т.е. чтение раньше :записи).Если появиншася ошибка внесением ложного сигнала или потерей действительного выводит получившуюж,комбинацию управляющих сигналов чтения или записи в класс запрещенных, то сигнал появляется ка том выходе дешифратора соответственно 2 илн 1, который соединен с входом соответственно (К+1)-го 17 или (К+1)-го 16 элемента ИЛИ. С ныхода последних через элемент ИЛИ 11 .выдается на выход 15 сигнал непранильной работы. Если же ошибка не 7999 . 6выводит кодовую комбинацию, в классзапрещенных (одновременное пропада"ние действительного н появлениеложного сигнапов маловероятно),; рто после окончания жкропрограмчыблок 9 фиксирует в сумматоре число, отличное от нуля, либо еще доокончания мккропрограмы 1 в сумматоре 7 форьыруется отрицательное чис 1 О ло и в знаковом разряде появляется,единица. В обоих случаях ныдаетсясигнал неправильной работы на ныход .15. Аналогично при нарушении последовательности формирования сигналов15 в микропрограмме в сумматоре .7 в качестве промежуточного результата кад-м шаге получается отрицательнаясумма, свидетельствующая о том,что сигналон чтения сформировано20 больше, чем записи., В этом случаесо знакового ныхода сумматора видается логическая единица через элемент ИЛИ 1,свидетельствующая о напички ошибки.25,10 В 7999 аКорректор Г Составитель И.Хаэ Техред Л, Иартяаоза тор И, у Заказ писное 5 г. Ужгород, ул. Проектная,Патент иал 74/4 бТираж 699НИИПИ Государственного комитета СССРпо делам изобретений и открытий13035, Москва, Я, Раушская наб.,