Устройство для вычислений в конечных полях

соединен с вторым входом четвертогоэлемента И, с первым вхоцом схемысравнения, второй вход которой соединен а вторым входом пятого элемента Ии выходом регистра накопления, выхоцсхемы сравнения является выходом результата контроля устройства, выходвторого генератора одиночного импульсасоединен с третьим вхопом четвертогоэлемента ИЛИ, тактовый вход триггерасоепинен с тактовым входом устрой Изобретение отнотя к вислител-,ной технике и может быть применено припостроении специализированных вычислительных устройств цля копирования ицекоцирования корректирующих ошибкикопов,Известно устройство цля умноженияэлементов конечного поля, содержащее,пва регистра сомножителей, элементы Ии выходной регистр с обратными свя Озами ХНедостатками данного устройстваявляются низкое быстроцействие определения произведения и невозможность "вьшолнениа других вычислительных операций.Наиболее близким по техническомурешению к предлагаемому является устройство пля вычислений ъконечных полях,содержащее первый, второй и третий 2 Оэлементы И, элемент ИЛИ, регистрнакопления, умножитель, сумматор, ре"гистр операнца, причем выход сумматорасоединен с первым входом первогоэлемента И, выход которого соединен с 25входом регистра накопления, выход которого соединен с первым входом умножителя ЯЭто устройство характеризуется неЗОвысокой надежностью работы из-за боль"шой сложности реализации, определяемойв основном, сложностью блокаобращения, и отсутствия контрола егоисправности. Кроме того, устройствовыполняет вычислительные операциитолько с одним или двумя операциями,в то время как при декодировании копов очень часто необхоцимо выполнятьоперации с тремя операндами,4 ОЦель изобретения - расширение функциональных возможностей за счет обеспе чения выполнения операции умножения со сложением, помимо операций умно жения и сложения, и увеличение достоверности вычислений.Дла цостижения поставленной цели в устройство цля вычислений в конечных полях, соцержащее первый, второй и третий элементы И, элемент ИЛИ, регистр накопления, умножитель, сумматор, регистр операнда, причем выход сумматора соединен с первым вхоцом перво- го элемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого соецинен с вхоцом регистра накопления, выхоп которого соединен с первым входом умножитела, вве-дены триггер, первый и второй генерато ры одиночного импульсц, первый и второй элементы НЕ, схема сравнения, четвертый и пятый элементы И, второй, третийчетвертый и пятый элементы ИЛИ, второй регистр операнца, суммирующий блок, причем выхоц первого элемента НЕ соепинен с вторым входомпервого элемента И., а вход соединен с выходом второго элемента И с первым входом второго элемента ИЛИ и с вхоцом первого генератора одиночного импульса, выхоц которого соецинен с вторым входом первого элемента ИЛИ, первый вход второго элемента И соединен с вхоцом обращения устройства и с установочным входом триггера, инверсный выход которого соединен с вторым входом элемента И, второй вхоп второго элемента ИЛИ соединен с вхоцом контроля устройства, а выход соепинен с первым входом третьего элемента ИЛИ, с первым вхоцом пятого элемента И, выход которого соецинен с первым вхоцом четвертого элемента ИЛИ, второй вхоп которого соецинен с выходом четвертого элемента И, первый вход которого соединен с выхоцом второго элемента НЕ, вход которого соецинен.с выхопом третьего элемента ИЛИ, второй вход кото40 рого соецинен с входом второго генератора опиночного импульса, первым входомпятого элемента ИЛИ, вхоцом сложенияустройства, выход второго регистра операнда соединен с первым входом третьего элемента И, второй вхоа которогосоепинен с, выхоцом пятого элемента ИЛИ,1второй вход которого соедин"н с входомумножения со сложением устройства выл 10хоц третьего элемента И соединен спервым входом сумматора, второй входкоторого соецинен с выхоцом умножитела, второй вхоп которого соединен свыхопом четвертого элемента ИЛИ, вхопом суммируюшего блока, выхоц которого соединен с вхоцом первого регистра операнда, выхоц которого соепинен свторым входом четвертого элемента И,с первым вхсаом схемы сравнения,второй вход которой соединен с вторымвходом пятого элемента И и выходом регистра накопления, выхоц схемы сравнения являетс выходом результата контроля устройства, выходвторого генератора оциночного импульсасоепинен с третьим входом четвертогоэлемента ИЛИ, тактовый вход триггерасоепинен с тактовым вхоцом устройства,На чертеже представлена функциональная схема устройства,ЗОУстройство цля вычислений в конеч-ных полях соцержит элемент И 1, генератор 2 опиночного импульса, элемент НЕ 3, элемент И 4, триггер 5,элемент ИЛИ 6, регистр 7 операнда,элемент ИЛИ 8, регистр 9 накопления,элементы И 10 и 11, схемф 12 сравнения,.умножитель 13, сумматор 14, суммируюший блок 15, регистр 16 операнда, элементы ИЛИ 17 - 19, элементНЕ 20, элементы И 21, генератор 22опиночного импульса,Устройство работает слецуюшим образом.В случае, когца все управлявшие 45сигналы равны нулю, устройство выполняет операцию умножения.В исходном состоянии триггер 5 обнулен. Первый сомножитель из регионра 9 подается на первый вход умножителя 13, Второй сомножитель из регистра 16 операнда через элементыИ 21. и ИЛИ 17 попключается к второму входу умножителя 13, твк как на второйвхоа элемента И 21 поступает единица,. 55а на второй и третий входы элемента ИЛИ 17 - нули. Полученное с выходаумножитела 13 произведение скдадыва ется в сумматоре 14 с нулем, поскольку на второй вход элемента И 10 подается нуль с выхода элемента ИЛИ 18, Таким образом, результат умножения с выхода сумматора 14 через элементы И 4 и ИЛИ 6 записывается в регистр 9, так как на цругие входы элементов И 4 и ИЛИ 6 подключены соответственно епиница и нуль.Данная операция при использовании оцнотактного умножителя элементов конечных полей выполняется за,оцин такт. Операция сложения выполняется в том случае, если сигнал управления режимом сложения равен единице, а все остальные управляющие режимом сигналы равны нулю, При этом на второй вход умножителя 13 попключается черезвто рой вхоц и выход элемента ИЛИ 17 едйничная комбинация с выхоца генератора 22 опиночного импульсе, так как на его управляющий вход поцана ециница. Поэтому на первый вход сумматора 14 поступает число из регистра 9, а на второй через элемент И 10 число из регистра 7 операнца, поскольку на второй вход элемента И 10 подключена епиница. С выхода сумматора 14 результат сложения записывается в регистр 9 так, квк при умножении.Операция сложения выполняется эа один такт,Дла выполнения операции умножения со сложением необходимо подать единичный сигнал управления соответствующим режимом. Данный сигнал, проходя через элемент ИЛИ 18, разрешает прохождение слагаемого на второй вход сумматора 14. Подключение сомножителей к входам умножителя 13 и запись результата операции происхоцит так же, квк при умножении. Выполнение операции длится опии такт.Операция обращения в конечном поле в предлагаемом устройстве выполняеьЯ Чся в випеО= - :8, гпе- обращаемое число, а - результат, 11 - разряд ность элементов конечного поля. При нулевом сигнале управления режимом обрашения триггер 5 сброшен. С появлением в начале такта сигнала обраше ния производится запуск триггера в конце такта тактовой частоты Р, поступво шей на вход запуска триггера 5. Сигнал обрашения должен быть цлительностью в й тактов. При этом на инверсном выхо це триггера 5 на первом такте обраше 1051534ния единице, на последующих тактахнуль,Щзащаемое число В исходном состояфнии хранится в регистре 9. На первомтанце обращения с выхода элемеята И.1 выходит единичный сигнал, который, проходя через элемент ИЛИ 8,разрешает прохождение обращаемогочисла через элементы И 11 и ИЛИ 17 10на вход суммирующего блока 15, реализующего функцию возвепения в квадрат. Этот же сигнал с выхода элемента ИЛИ 8 через элементы ИЛИ 19и НЕ 20 запрещает прохождение сигнала 5с выхода регистра 16 операнда на входэдемента ИЛИ 17. В то же время единичная комбинаций с выхоаа генераторе 2 одиночного импульса через элемент ИЛИ 6 подключается на вход регйстра 9, Еаиничный сигнал с выходаэлемента И 1, проходя через элемент НЕ 3, запрещает прохождение сиг.нала с выхода оумматора 14 на первыйвход элемента ИЛИ 6. В конце первого 25такта в регистр 9 записывается единичная комбинация, а в регистр 16 операнда - квапрат обращаемого числа,Начиная с второго в последующихтактах обращения устройство работаетследующим образом,Число, хранимое в регистре 16 операппа, проходя через элементы И 21и ИЛИ 17, возводится в квадрат в суммирующем блоке 15. Это же число подключается с выхода элемента ИЛИ 17 навторой вход умножителя 13. На первыйвход умножитедя 13,поступает число срегистра 9. В конце каждого такта врегистр 16 операнаа записывается резуль 40тет с выхода суммирующего блока 15, а врегистр 9 - результат умножения. Такимобрезом, в регистре 9 образуется следующая последовательность чисел: Во, В,В, В, , В . Не И-ом тактеь и гобращения в регистр 9 записывается тре,буемый результат.Режим контроля начинается при включении единичного сигнала упоавления ре,жимом контроля. В этом режиме проверяФ Д ются основные узлы устройстваЧисло иэ регистра 9 попадает на первый вход умножятеля 13, Сигнал управления режимом контроля, проходя через элемент ИЛИ 8, разрешает прохождение сигнала с регистра 9 через элементы И 11 и ИЛИ 17 не второй вход умножителя 13, Результат умножения скдепыва ется на сумматоре 14 с нулем и через элементы И 4 и ИЛИ 6 подключается к входу регистре 9, Сигнал с регистра 9 через элементы И 11, ИЛИ 17 и суммирующий бдок 15, реализующий схему возведения .в квадрат, подключается к входу,регистра 16 операнде. В конце, такта результет воэвепения ", в квадрат записывается в регистр 16 операнда, а результат умножения числа само не себя - в регистр 9. Денные результаты поджны быть равны. Они сравниваются на схеме 12 сравнения, сигнал с выхопа которой показывает результат контроля.Режим контроля может длиться любое количество тактов. При этом в каждом такте работы будут сравниваться результаты операции возведения в квадрат и оперении умножении. Такое построение устройства цозводяет выполнять аополнительные функ ции умножения со сложением и контроль. При анализе выподнения спецвычислителем,операций кодирования-пекоаир.ве ния, получаем, что основной обьем вычислительных операций составляют операции умножения со сложением, поэ тому выполнение операции умножения со сложением в опии такт упрощает процесс и почти в 2 раза сокращает время выполнения процедур. Введение дополни тельной функции контроли позволяет убеаиться в работоспособности устройства.Таким образом, введение режиме контроля и упрощение реализации предлагаемого устройства позволяет новы сить надежность его работы по сравне нию с прототипом.Составитель Л. МеавецеваРецактор Е, Папи Техрец Т.Маточка Корре 8667/48 Тираж 706 ВНИИПИ Госуцарственного омите по цепам изобретений и откр 113035, Москва, Ж 35, Раушскаи