Устройство для отладки программ

СООЭ СОВЕТСОЩФЛИСТИЧРЕСПУБЛИН и бр С 06 Г 1/22 ИСАНИЕ ЕТ ВТОРСКОМУ СВ тГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) 1, Авторское свидетельство СССР У 277410, кл. 6 06 Г 11/22, 1969.2, Авторское свидетельство СССР Мф 690482, кл, 6 06 Е 11/22, 1978.3. Авторское свидетельство СССР 11 754419 кл. 6 06 Г 11/22 1979 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ ОТЛАДКИ ,ПРОГРАИИ, содержащее-вспомогательный блок памяти, счетчик, триггер, элемент ИЛИ, первый, второй и третий элементы И, причем выходы вспо" .могательного блока памяти образуют первый информационный выход устройства, выходы счетчика соединены с адресными входами вспомогательного блока памяти, выход первого элемента И соединен с входом сложения счетчика, о т л и. ч а ю щ е е с я тем, что, с целью расширения Функциональных возможностей устройства за счет обеспечения возможности оперативного управления Фиксацией трассы программы по любым командам . системы команд,. в него введены блок сравнения, регистр режима, четвертый элемент И, элемент НЕ, наладочный блок памяти, элемент ИОИ-НЕ и группа задающих регистров, причем первый, второй и третий информационные входы устройства соединены соо ветственно с информационным входом наладочного блока памяти, с первым и вторым входами регистра режима, первый вход которого соединен с первым входом первого элемента И, тактовый вход устройства. соединен с.синхровходом триггера, вторым входомпервого элемента И иуправляющим входом считывания наладочного блока памяти, информационный выход которогосоединен с первой группой входовблока сравнения и является вторым.информационным выходом устройства,единичный выход триггера соединенс третьим входом первого элемента И,выход которого соединен с управляющим входом записи вспомогательногоблока памяти, с первым входом четвертого элемента И, второй выход регигтра режима соединен с первыми входами второго и третьего элементов И,выход которого соединен с управляющим .входом считывания, вспомогательногоблока памяти, со счетным входом вычитания счетчика, через элемент НЕс первым входом элемента ИЛИ-НЕ, управляющие входы считывания и записиустройства соединены с вторыми входами соответственно третьего и второго элементов И, выход которогосоединен с управляющим входом записиналадочного блока памяти, информационный выход счетчика соединен свторыми входами элементов И й ИЛИ-НЕ,выходы которых через элемеНт ИЛИ соединены с управляющим выходом устрой-.ства, адресный вход устройства сое"динен с адресным входом и информационными входами наладочного и вспомогательного блоков памяти, управляющий вход признак константы устройства соединен с нулевым входом триггера, информационные выходы группызадающих регистров соединены с в торой группой входов блока сравнения,выход которого соединен с информационным входом триггера, 1030 В 0540 Поставленная цель достигается тем, что в устройство для отладки программ, содержащее вспомогательный блок памяти, счетчик, триггер, эле-. мент ИЛИ, первый второй и третий элементы И, причем выходы вспомо 55 Изобретение относится к вычислительной технике и может быть использовано для автоматизированной отладки программ.Известно устройство для отладки 5программ, содержащее блок управления и наладочный запоминающий блок 1,Однако это устройство не позволяет прослеживать ход выполнения отлаживаемых программ в реальном времени,Известно устройство для отладкипрограмм, содержащее наладочный за"поминающий блок, адресным входомподключенный к адресному входу устройства и соединенный информацион"ным входом и выходом с первыми входом и выходом устройства, второйвход которого подключен к первомууправляющему входу наладочного запоминающего блока, второй управляющий вход которого соединен с выходом элемента И, первым входом подключенного к первому выходу регист"ра режима, первый и второй входы которого соединены соответственно стретьим и четвертым входами устрой"ства, пятый вход которого подключенк второму входу элемента И, входя"щему в блок управления .2. 30Это устройство также не позволяет проследить ход выполняемых в реальном времени отлаживаемых программ,что увеличивает трудоемкость и время отладки программ.Наиболее близким техническим ре"шением к изобретению является устройство для отладки программ, содержащее вспомогательный блок памяти,три элемента И, триггер, элементИЛИ и. счетчик 3.Известное устройство может Фиксировать трассу программы только покомандам перехода, что значительносужает функциональные возможности45программыЦель изобретения - расширениеФункциональных возможностей устройства за счет обеспечения возможности оперативного управления Фиксацией трассы программы по любыМ ко"мандам системы команд,гаельного блока памяти образуютпервый информационный выход устройства, выходы счетчика соединеныс адресными входами вспомогательного блока памяти, выход первого эле"мента И соединен с входом сложениясчетчика,.в устройство введены блоксравнения, регистр режима, четвертыйэлемент И, элемент НЕ, наладочныйблок памяти, элемент ИЛИ-НЕ и группа задающих регистров, причем первый, второй и третий информационныевходы устройства соединены соответственно с информационным входомналадочного блока памяти, с первыми вторым входами регистра режима,первый вход которого соединен.с пер"вым входом первого элемента И, так"товый вход устройства соединен ссинхровходом триггера р с вторымвходом первого элемента И и с управляющим входом считывания наладоч"ного блока памяти, информационныйвыход которого соединен с первойгруппой входов блока сравнения и является вторым информационным выходомустройства, единичный выход тригге"ра соединен с третьим входом первогоэлемента И, выход которого соединенс управляющим входом записи вспомогательного блока памяти, с первымвходом четвертого элемента И, второй выход регистра режима соединенс первыми входами второго и третьего элементов И, выход которого соединен с управляющим входом считывания вспомогательного блока памятисо счетным входом вычитания. счетчика, через элемент НЕ с первым входом элемента ИЛИ-НЕ, управляющие входы считывания и записи устройствасоединены с вторыми входами соответ-.ственно третьего и второго элементовИ, выход которого соединен с управ"ляющим входрм записи наладочногоблока памяти, информационный выходсчетчика соединенс вторыми входами элементов И и ИЛИ-НЕ, выходы ко"торых через элемент ИЛИ соединеныс управляющим выходом устройства,адресный вход устройства соединен садресным входом и информационнымивходами наладочного и вспомогатель"ного блоков памяти, управляющий входпризнак константы устройства соединен с нулевым входом триггера, инФормационные выходы группы задающих регистров соединены с второйгруппой входов блока сравнения, вы30805 3 10 ход которого соединен с информационным входом триггера.На чертеже представлена схема устройства для отладки программ,Устройство содержит наладочный блок 1 памяти, адресный входом подключенный к адресному входу 2 устройства и соединенный информационным входом с входом 3 устройства.Информационный выход блока 1 подключен к выходу 4 устройства и первому входу блока 5 сравнения, Вход 6 устройства соединен с первым управляющим входом блока 1; синхровходом триггера 7 и первым входом элемента 8 И, Второй управляющий вход блока 1 подключен к выходу элемента 9 И.Информационный вход вспомогатель-.ного блока 10 памяти соединен с адресным входом 2 устройства. Выход элемента 11 И гюдключен к первому управляющему входу блока 10 памяти, к входу инвертора 12 и первому входу реверсивного счетчика 13, Выход элемента 8 И соединен с вторым управляющим входом блока 10, с вторым входом счетчика 13 и первым входом элемента 14 И. Выходы счетчика 13 подключены к адресными входамблока 10, к вторым входам элемента 14 И.и пер" вым входам: элемента 15 ИЛИ-НЕ, Второй вход элемента 15 ИЛИ-НЕ соединен с выходом инвертора 12. Выходы элементов, 14 и 15 подключены к входам элемента 16 ИЛИ, Выход блока 10 соеди" нен с выходом 17 устройства, выход блока 18 которого подключен к выходу элемента 16 ИЛИ, Выходы задающих регистров 191 и 19 соединены с вторыми входами блока 5 сравнения, выход которого подключен к информационному входу триггера 7. Выход триггера 7 соединен с вторым входом элемента 8 И. Информационные входы 20 и 21 устройства подключены к входам регистра 22 режима. Первый выход регистра 22 режима соединен с первыми входами элементов И 9 и 11. Второй амод элемента И 9 подключен к входу 23 записи устройства, а второй вход элемента И 11 соединен с входом 24 считывания устройства, Второй выход регистра 22 подключен к третьему входу элемента 8 И, Вход 25 устройства соединен с входом установки в "0" триггера 7., Блок 5 сравнения содержит.сумматоры 261 и 26 по модулю едва,. первыми входами подключенныек выходу блока 1, а вторыми входами подключенные к выходам задающихрегистров 19 и 19 соответственно.Выходы блоков 261 и 26сравнениясоединены с входами элемента 27 ИЛИ,выход которого является выходом бло"ка 5 сравнения,Наладочный запоминающий блок 1е. составе устройства для отладки программ заменяет на время отладки рабо".1 О чих программ постоянное" запоминающее устройство ( ПЗУ) команд и констант вычислительной машины, Блок 1,в отличие от ПЗУ, обеспечивает опе"ративную многократную перезапись и15 корректировку рабочих программ впроцессе отладки. По результатаи от"ладки рабочих программ изготавлива"ется ПЗУ вычислительной машины.В исходном состоянии устройства20 триггер 7 и счетчик 13 находятся.в нулевом состоянии (цепи установ"ки в исходное состояние не показаны) .В процессе отладки в блоке 1 раэ 25 мещается основная рабочая програм"ма, гюдлежащая отладке, В режиме выполнения основной программы в реальном времени разрешается толькосчитывание команд и констант прозо гремел из блока 1. В служебном режиме разрешается запись в блок 1для перезаписи и коррекции основнойпрограммы, В этом режиме разрешается также считывание информации с бло.ка 10. Если соответствующий разрядрегистра 22 режимов установлен еединицу, то в ходе выполнения про"грамм разрешается запись е блок 10кодов адресов команд, следующих закомандами перехода (разрешаетсятрассировка программ), Код режимазаносится в регистр 22 по входу 20от вычислительной машины или по входу 21 с пульта оператора. Для пере 45 хода в режим выполнения основнойпрограммы первый выход регистра 22устанавливается е нулевое состоя"ние. Элементы 9 и 11 И закрыты.Импульсный сигнал считывания с входа 6 поступает на вход блока 1, Поэтому сигналу е блоке 1 производится обращение по адресу, код которого поступает по входу 2, Считанный код с выхода блока 1 поступаетна выход 4, устройства. Признакиоперации и переходов занимают в кодах команд определенные разряды,Данные разряды поступают с выходаблока 1 на входы блоков 26, На другие входы блоков 26 срав" нения с ВыхОдОВ задающих РВГистров 19 поступают коды команд переходов. Количество команД п 8 рехОДОВ и их коды определяются системой команд Вычислительной машины, Коды команд переходов устанавливаются В регист" рдх 19, которые могут быть выполнены нд тумблерах или с жесткОЙ рдс" пайкой, Количество реистров 19 и блоков 26 определяется количеством кодов команд переходов, по которым необходимо обеспечивать трассиров" ку гРОГрдми,г.сли сцитднный код на выходе бло- ка 1 ака",;ется кодом операции перехода та нд выходе одной из блоков2 содвнен,.я появится сигнал логи-ческой "1". Через элемент 27 ИЛИ этот сигнал поггадает на инФормационный вход триггера 7. По заднему грранту си Гнала си 1 тыванияпроходя щего по Входу 6, триггер 7 устанавливается в единицное состояние, Триггер 7 устанавливается в единичное , состояние Всегда когда в определенньх рдз Ряд.,.". Очи; а.1 наГО из Слака ка" дд окажется код команды п 8 р 8 ходд а 0 бращение . блоку 1 зд константой СОПРОВО(г г-.,я СИГНаЛОМ ПРИЗНаКа канстдн"., ".;эступдющему ПО входу 2 устрой .Тяа нд Вход "Установки в "0" триггер ,." и удерживающему триггер 7 В нуегггм состоЯнии е Если ВторОЙ выход Ре истра 22 установлен в единиц н 08 сос"аяние та при ВыпОлнении пра грамм существляется их трассировка, При этом, г:Ри считывании команды, следующей за командой перехода, сигнал считывания с Входа 6 через открытый элемент Ч 8 пройдет на управляющий Вход вспомогательного запоминаюш Гс блока 10. В блок 10 запишется кад адреса, поступающий на инФормационный вход блока 10 с адресного входа 2 устройства. Адрес обращения к блоку .0 содержится в реверсивном сцетцике 13., По заднему Фронту сигнала, поступающего с выхода элемента 6 И, содержимое счетчика 13 увелицивде.ся на единицу, При записи в блок 10 по адресу, код которого содержит Все единицы (признак заполнения г, я;и лака 10)сигнал с выхо" дд элемента 8 4 церез элементы 11 И16 и,;й:.,";:,"гпит на выход 18 устройств: Сигнал на выходе 18 устройства являе" ся сигналом прерывания Вычислительной машины При Выполнении ос 1 ОВИОЙ проГраммы нвлицие этога , игн.;: д свиде.ельствует о переполн 8 нии Всг;ОмОГдтельнОЙ пдмЯти, ПОвходам 20 или . 1 устройства можноустан.,Вить;.-,тарой вьхад регистра 22В нулевое -состояние и тем самым Остановигь г:.,Оцесс трассировки програм:.,ы Быгк л-;еие о:;новнсй рабочей проГрд :,ь м :,е про;сходить дальше. Таг".Им Г:",.;вазон, и.,.дллельна с Выпалн:-ием Основной прогдымы устрайстВО.тай пра рдммь: При этом не ндрушаатся:;ад Выполнения основной Рдбач 8 й 1,рогрз 1 мы., что ссобенно Важнапр:, атпддкг управляющих программреального време 1-.И Начало трассировки про ддммь задав ся устдн 09 кой Ведики:-:нае состояние первого выхода",8 Гистра 22, Окончание трассировкистдначкай этоГО выхода В нул 8 ваес ос гояние па Входам 20 или 2 1 устройств":,Г 1 ля пере;:адд В служебный режимпервый Выха;, Ре-истра 22 устднавлииде" ся В единичное сас гояние. Элемент г р л .О г;лть 18 11 мг"льсныйси":дл записи с ВХОда 23 через элемент :1 И поступает нд управляЮщийВход блока 1, По этому сигналу происходит запись в блох 1 кода, поступающего на его инФормвционный входс входа 3 устройства запись происходит по адресу, код которого поступает на адресный вход блока 1 с адреснбго входа 2 устройства, В этомрежиме также осуществляется вчитывание инФормации из блока 10, Импульсный сиГндл считывания с входа21 устройства через элемент 11 поступает на управляющий Вход блока10, По переднему Фронту этого сигнала содержимое счетчика 13 уменьшаетсл нд единицу, 0 цитднный из блока 10 кад поступает на выход 17 устройства,. При считывании из нулевойЯцейки блока 10 (на Выходе счетцикд 13 и нд первых входах элемента1." ййй-НЕ в этом слуцде окажутсявсе ули) сигнал с выхода элементай через инвертар 12, элемент15 ИЛИ- НЕ и элемент 16 ИЛИ поступает на выход 18 устройства. Когдаустройство находится в служебномрежиме, наличие данного сигнала.навыходе 18 свидетельствует о том,цто Вся инФормация из блока 10 сосчитана,7 1030805 8При необходимости устройство по-в реальном времени показывает, что зволяет проследить выполнение про- трудоемкость и время отладки программ по другим типам операций. Для грамм с использованием устройств, этого достаточно на задающих. регист- позволяющих Фиксировать адреса корах 19 задать желаемые коды опера- .манд перехода, уменьшается в средций, нем на 5 Ф, Таким образом, использование предлагаемого техническогоОпыт разработки сложных комплек- решения позволяет сократить вре" сов программ уйравления объектами мя отладки программ на 5 Ф, ВНИИПИ Заказ 5234/Й 9 Тираж 706 Подписноев ШРФ 4 тищ Етютт е юм е е илиал ППП "Патент", г, Ужгород,Проектная,