Устройство для формирования частотно-манипулированных сигналов

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспуолик 1111 003386(51) М. Кл.з с.присоединением заявки МоН 04 . 27/12 Государственный комитет СССР ио денам изобретений и открытий(088.8) Дата опубликования описания 07.03;83(72) Авторы изобретен Смирнов и А.В) Заявите ославский государственный универсидет,.(54) УСТРОИСТВО ДЛЯ ФОРМИРОВАНИЯ ЧАСТОТНОМАНИПУЛИРОВАННЫХ СИГНАЛОВ10 Изобретение относится к радиосвязи и может быть использовано дляформирования сигналов частотной телеграфии,5Известна система с частотной модуляцией, содержащая последовательно соединенные фазовый детектор, делитель частоты и цодстраиваемый генератор, второй вход которого соединен с выходом управляющего элемента, вход которого соединен с выходом фильтра нижних частот, вход которого соединен с выходом фазовогодетектора, к второму входу которогоподключен выход эталонного генератора 113.Недостатком известной системыявляется сдвиг средней, частоты сигнала при передаче длинной последовательности единиц или нулей.Наиболее близким к предлагаемомупо технической сущности являетсяустройство для формирования частотно-манипулированных сигналов, содержащее последовательно соединенные 25фИльтр нижних частот, блок управления, автогенератор, смеситель и уси-,литель промежуточной частоты,. причем второй вход автогенератора подключен к выходу частотного модулятора,30 а второй вход смесителя соединен с выходом эталонного генератора Г 2 1Однако устройство обладает недостаточной точностью формирования сигналов частотной телеграфии.Цель изобретения - повышение точности формирования частотно-манипулированных сигналов, а =акже уменьшение времени установки частоты и повышение помехоустойчивости при больших расстройках.Для достижения поставленной цели в устройство для формирования частотно-манипулированных сигналов вве" дены датчик кода, два цифроаналоговых преобразователя, сумматор, вычислительный блок и блок измерения частоты, первый выход которого соединен с первым входом вычислительного блока, основные и дополнительный выходы которого соединены соответственно с основными и дополнительным входами первого цифроаналогового преобразователя, синхро-, низирующий вход которого соединен с вторым выходом блока измерения частоты, первый вход которого соединен с входом частотного модулятора и с первым входом датчика кода, первый выход которого через второй,5 20 30 350 40 45 50 55 60 65 цифроаналоговый преобразователь соединен с первым входом сумматора, второй вход которого соединен с выходом первого цифроаналогового преобразователя, при этом выход сумматора соединен с входом фильтра нижних частот, второй выход датчика кода соединен с вторым входом вычислительного блока, выход усилите" ля промежуточной частоты соединен свторым входом блока измерения частоты.При этом введены инвертор, третийцифроаналоговый преобразователь, реверсивный счетчик, два элемента И игенератор тактовых импульсов, выходкоторого соединен с первыми входамипервого и второго элементов И, выходы которых соединены соответственнос первым и вторым входами реверсивного счетчика, выход которого черезтретий цифроаналоговый преобразователь подключен к третьему входу сумматора, .причем дополнительный вход первого цифроаналогового преобра,зователя соединен с вторым входомпервого элемента И и с входом инвертора, выход которого соединен с вторым входом второго элемента И, третий вход которого соединен с дополнитеЛьным выходом блока измерения частоты и с третьим входом первогоэлемента И.Кроме того,.введены последовательно соединенные дешифратор и коммутатор, выход которого соединен с основными входами первого цифроаналогового преобразователя, причем основные выходы вычислительного блока соединены с входами дешифратора и с входами коммутатора.На фиг. 1 изображена структурная электрическая схема предлагаемого устройства, на фиг, 2 и 3 - структурные электрические схемы, варианты.Предлагаемое устройство содержит фильтр 1 нижних частот, блок 2 управления, автогенератор 3, смеситель 4, усилитель 5 промежуточнои частоты, частотный модулятор б, эталонный генератор 7, датчик 8 кода, цифроаналоговые преобразователи 9-11,блок 12 измерения частоты, вычислительный блок 13, сумматор 14, элементы И 15 й 1 б, реверсивный счетчик 17, инвертор 18, генератор 19 тактовых импульсов, дешифратор 20, коммутатор 21.Устройство работает следующим образом.Информационный сигнал подается на частотный модулятор б, датчик 8 кода и блок 12 измерения частоты. С выхода частотного модулятора б он поступает на вход автогенератора 3, где осуществляется частотная манипуляция. С выхода автогенератора 3 частотно-манипулированный сигнал подается на смеситель 4, на второй вход которого подается сигнал с вы.хода эталонного генератора 7, С выхода смесителя 4 сигнал промежуточной частоты через усилитель 5 проме-, 5 жуточной частоты подается на выходблока 12 измерения частоты, который измеряет частоту сигнала. Блок 12 измерения частоты работает в автоматическом режиме, т.е. непрерывно 10 производит измерения. Если во времяизмерения производится манипуляция частоты, то данное измерение бракуется и на первом выходе блока .12измерения частоты сохраняется код предыдущего результата, а с второго выхода запрещается прохождение синхросигнала на цифроаналоговый преобразователь 10, Результат измерения, представленный в двоичном коде подается на вычислительный блок 13,на второй вход которого подается код,соответствующий требуемому значениювыходной частоты устройства с выхода датчика 8 кода. В датчике 8 кодахранится набор возможных значенийнесущих частот Ео и девиаций йЕ. Выбор необходимой йесущей частоты и девиации осуществляется подачей соответствующего кода на вход датчика 8 кода. На первом выходе датчика 8 кода устанавливается код несущей частоты Го, а с второго выходакод подается на вычислительный блок13, соответственно код частоты "на-жатия или отжатия в зависимости от значения информационного сигнала. Вычислительный блок 13 осуществляетвычисление модуля и знака разностимежду кодом опорной частоты и кодомизмеренной частоты. Результат вычисления с помощью цифроаналоговогопреобразователя 10, синхронизируемого импульсом синхронизации, с второго выхода блока 12 измерения частоты преобразуется в напряжение ошибки, которое суммируется в сумматоре14 с напряжением, определяющем несущую частоту и через фильтр 1 нижних частот и блок 2 управления подается на первый вход автогенератора 3,изменяя при этом частоту на величину определяемую сигналом ошибки.Такое выполнение устройства позволяет получить высокую точность подстройки частоты за счет уменьшения полосы захвата,Устройство, функциональная схема которого изображена на фиг, 2, работает следующим образом.Если измеряемая частота находится за пределами возможных экстремальных значений, то с дополнительноговыхода блока 12 измерения частоты подается сигнал "Логическая единица",которая поступает на третьи входыэлементов И 15 и 1 б, на первые входыкоторых поступают тактовые импульсы,с выхода генератора 19 тактовых импульсов, В зависимости от состояниядополнительного выхода вычислительного блока 13, тактовые импульсы нареверсивный счетчик 17 проходят через первый 15 или второй 16 элемент 5И, что приводит к уменьшению илиувеличению его состояния, а это всвою очередь вызывает изменение напряжения на выходе третьего цифроаналогового преобразователя 11. До Опустим, что измеряемая частота многовыше опорной. В таком случае на дополнительном выходе вычислительногоблока 13 формируется логический нольи тактовые импульсы поступают на вход 15реверсивного счетчика 17, что приводит к уменьшению напряжения на выходе третьего цифроаналогового преобразователя 11. Уменьшение напряжения через сумматор 14, фильтр 1нижних частот, блок 2 управления воздействует на первый вход автогенератора 3 и вызывает уменьшение егочастоты. Изменение частоты автоге-нератора 3 будет производиться дотех пор, пока значение частоты, измеренной блоком 12 измерения частоты, не окажется внутри экстремальных значений, что вызовет замену логической единицы на дополнительном его выходе на логический ноль и за- ЗО претит прохождение тактовых импульсов на реверсивный счетчик 17, Темсамым напряжение на выходе третьего цифроаналогового преобразователя 11зафиксируется, Дальнейший процесс 35работы устройства аналогичен описан, ному выше.Устройство, функциональная схема которого изображена на фиг, 3, работает в режиме дискретного изменения коэффициента автоподстройки частоты, что позволяет увеличить полосу захвата частоты при сохранении высокой точности ее подстройки. В этом случае с основных выходов вы числительного блока 13 поступает щразрядный код, на цифроаналоговый преобразователь 10, который формирует и-разрядный код, причем в ) и. С помощью коммутатора 21 осуществляется коммутация младших или старших разрядов с вычислительного блока 13 на цифроаналоговый преобразователь 10. Например, если выходной код вычислительного блока 13-12-разрядный, а цифроаналогового преобразователя 10-8 -разрядный,то на его вход в зависимости от состояния коммутатора 21 может поступать или код А 11 а 1 оа Эаб а 1 а Ь а 5 аФА,р Ь а 5 ааа 2 а 1 а з, где а о - 60 младший разряд. Первый случай, когда на вход цифроаналогового преобразователя 10 коммутируются старшие разряды, результаты вычисления соответствуют режиму поиска (малый коэффи-, 65 циент автоподстройки частоты), второй - режиму подстройки (высокий коэффициент автоподстройки частоты). коммутатор 21 управляется дешифратором 20, который прн расстройке частоты больше максимальной, задаваемой дешифратором 20, переключает цифроаналоговый преобразователь 10 на старшие разряды вычислительного блока 13, а меньше - на младшие. Таким образом, в процессе работы устройства осуществляется автоматическое изменение коэффициента автонодстройки частоты, что обеспечивает подстройку частоты при больших расстройках.Предлагаемое устройство для формирования частотно-манипулированных сигналов может быть эффективно использовано для стабилизации несущей частоты частотно-манипулированных сигналов.Использование цифровой схемы в кольце частотной автоподстройки позволяет повысить точность Формирования частотно-манипулированных сигналов, что важно для повышения надежности передачи информации.Формула изобретения1. Устройство для формирования частотно-манипулированных сигналов, содержащее последовательно соединенные фильтр нижних частот, блок управления, автогенератор, смеси- тель и усилитель промежуточной частоты, причем второй вход автогенератора подключен к выходу частотного модулятора, а зторой вход смесителя соединен с выходом эталонного генератора, о т л и ч а ю щ е е с я тем, чтО, с целью повышения точнос.ти Формирования, в него введены датчик кода, два цифроаналоговых преобразователя, сумматор, вычислительный блок и блок измерения частоты, первый выход которого соединен с первым входом вычислительного блока, основные и дополнительный выходы которого соединены соответственно с. основными и дополнительными входами первого цифроаналогового преобразователя, синхрониэирующий вход которого соединен с вторым выходом блока измерения частоты, первый вход которого соединен с входом частотного модулятора и с первым входои датчика кода, первый выход которого через второй цифроаналоговый преобразователь соединен с первым входом сумматора, второй вход которого соединен с выходом первого цифроаналогового преобразователя, при этом выход сумматора соединен с входом фильтра нижних частот, второй выход датчика кода соединен с вторым входом вычислительного блока, выходусилителя промежуточной частоты соединен с вторым входом блока измерения частоты. 2. Устройство по п. 1, о т л ич,а ю ц е е с я тем, что, с целью 5 уменьшения времени установки частоты, в него введены инвертор, тре" тий цифроаналоговый преобразователь, реверсивный счетчик, два элемента И и генератор тактовых импульсов, вы-. 10 ход которого соединен с первыми вхо-, дами первого и второго элементов И, выходы которых соединены соответственно с первыми вторым входами реверсивного счетчика, выход которого 15 через третий цифроаналоговый преобразователь подключен к третьему входу сумматора, причем дополнительный вход первого гифроаналогового преобразователя соединен с вторым входом первого элемента И и с входом инвертора, выход которого соединен с вторым входом второго элемента И, третий вход которого соединен с дополнительным выходомблока измерения частоты и с третьим входом пер"- вого элемента И.3. Устройство по п. 1,о т л и - ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости при больших расстройках, в него введены последовательно соединенные дешифратор и коммутатор, выход которого соединен с основными входами первого цифроаналогового преобразователя, причем основные первые выходы вычислительного блока соединены с входами дешифратора и с входами коммутатора.Источники информации,принятые во внимание при экспертизе1, Чупраков В.А. Частотная моду" ляция в системе фазовой АПЧ с делением частоты в кольце обратной связи, "Вопросы радиоэлектроники". Вып. 1, сер, "Радиоизмерительная техника", 1969, с. 62-72.2. Каганов В.И. Системы автоматического регулирования в радиопередатчиках. М., "Связь", 1969, с. 117 (прототип).1003380 Инар Яьхо Составитель О. ГеллерРедактор О. Сопко Техред Е.Харитончик КоРРектоР ППП "Патент", г. ужгород, ул. Проектная,л каз 1592/47Тираж 675 ВНИИПИ Государст по делам иэобр 113035, Москва, Женноготений иРаушск Подписноеомитета СССРоткрытийя наб., д. 4/5