Устройство для контроля качества частотно-модулированных сигналов с саморегулируемыми пороговыми величинами

(54) УСТРОЙСТВО ЙЛЯ КОНТРОЛЯ КАЧЕСТВА ЧАСТОТНО - МОДУЛИРОВАННЫХ СИГНАЛОВ С САМОРЕГУЛИРУЕМЫМИ ПОРОГОВЫМИ ВЕЛИЧИНАМИ1Изобретение относится к технике передачи , данных по каналам связи и может использоваться в устройствах преобразования сигналов с частотной модуляцией.Известно устройство для контроля качества частотно-модулированных сигналов с саморегулируемыми пороговыми величинами, содержащее первый усилитель, выход которого сое. дипел с входами двух каналов обработки сигналов, каждый из которых состоит иэ по.1 О следовательно соединенных ограничителя, первого накопителя сигнала, первого переключа.теля, второго накопителя сигнала и компаратора, вторые входы и выходы которых соеди. невы соответственно с выходом первого усили 15 теля и входами первого элемента ИЛИ, выход которого соединен с входом второго усилителя и входом формирователя импульсов индикации помех, выход которого соединен с первыми входами цифро.аналогового преобразователя, счетчика числа индикации помех и второго переключателя, второй вход и вы.ход которого соединен с первыми входами второго и третьего элементов ИЛИ и вторым входом второго элемента ИЛИ, выходкоторого соединен с входом блока управле.ния, выход которого соединен с первым входом четвертого элемента ИЛИ, второй входкоторого соединен с выходом второго пере.ключателя, и с вторыми входами первыхнакопителей сигнала, причем выход пифроаналогового преобразователя через третийэлемент ИЛИ соединен с вторым входом счетчика числа индикации помех 11.Однако известное устройство имеет низкуюточность контроля.Цель изобретения - повышение точностиконтроля,Указанная цель достигается тем, что вустройство для контроля качества частотномодулированных сигналов с саморегулируемымипороговыми величинами введены первый и второй блоки сравнения, двоичный счетчик, первый и второй регистры, пятый элемент ИЛИ,три элемента И, при этом первый и второйвыходы счетчика числа индикации помех соеди.иены соответственно с первыми входами первого и второго блоков сравнения и первым65 4 3 10033 входом пятого элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом второго регистра и первым вхо. дом первого регистра, второй вход и выходы которого соединены соответственно с выхо. дом цифроаналогового преобразователя, с вторым входом цифроаналогового преобразователя и вторым входом первого блока сравне.ия, первый и второй выходы которого соединены о ответственно с вторым входом 10 второго переключателя и объединенными пер. выми входами первого, второго и третьего элементов И, выход и второй вход которого 1соединены соответственно с входом второго регистра и первым выходом второго блока 15 сравнения, второй выход которого через второй элемент И соединен с третьим входом третьего э-,емента ИЛИ, причем первый вы. ход первого блока сравнения соединен с входом двоичного счетчика, второй вход и э 0 выход которого соединены соответственно с выходом и вторым входом первого элемента И, выход которого соединен с вторыми вхо. дами вторых накопителей сигнала.На чертеже представлена структурная злек. 25 трическая схема предлагаемого устройства,Устройство содержит первый усилитель 1, два канала 2 и 3 обработки сигналов, каждый из которых состоит из ограничителя 4, первого накопителя 5 сигнала, первого переключателя 6, второго накопителя 7 сигнала и компаратора 8, формирователь 9 импульсов ин. дикацин помех, второй переключатель 10, пер. вый элемент ИЛИ 11, второй элемент ИЛИ 12, блок 13 управления, счетчик 14 числа индикации помех, первый блок 15 сравнения, дво.Э 5 ичный счетчик 16, первый, второй и третий элементы И 17 - 19 соответственно, цифроаналоговый преобразователь 20, третий, четвер. тый и пятый элементы ИЛИ 21 - 23 соответ 40 ственно, второй блок 24 сравнения, первый и второй регистры 25 и 26 соответственно, второй усилитель 27.Устройство работает следующим образом.Напряжения частотных дискриминаторов мо.ч45 дема подаются на входы устроиства и суммируются. в первом усилителе 1, суммарное на. пряжение подается на входы ограничителя 4 обоих каналов 2 и 3, где делится на положи. тельную и отрицательную части (последующие режимы работ будут описаны лишь для поло.жительной части, так как часть для отрица тельного порога совершенно идентична за исключением того, что должна быть учтена отри. цательная полярность), Пиковое значение на. прлжения, появляющееся в определенный интервал времени, накапливается в первом накопителе 5, Содержимое первого накопителя 5 подается во второй накопитель 7 через первый переключатель 6 как пороговое значение напря. жения, После этой операции первый накопитель 5 освобождается. Решение о том, имеет лн место помеха (сомнительный сигнал) или нет, . принимается компаратором 8, На входы ком. паратора 8 подается пороговое значение напряжения из второго накопителя 7 и суммарное напряжение из первого усилителя 1. Выходы компараторов 8 соединены с входом первого элемента ИЛИ 11, сигнал на выходе кото.рого, усиленный вторым усилителем 27, ис. пользуется для индикации помех и выдачи сигналов о сомниельном элементе последовательности импульсов в устройство защиты от ошибок (УЗО), где осуществляется решение о приеме или стирании каждого блока (массива) данных, Для индикации помех неважно, какой порог оказывается повышенным.Для того, чтобы искажения значения суммарного напряжения не накапливались в качестве порогов, индикации помехи используются для удержания первых переключателей 6 в разом. кнутом состоянии н для освобождения первых накопителей 5. Это достигается посредством схемы обратной связи, состоящей из формиро вателя 9, второго переключателя 10, блока 13 управления, второго и четвертого элемента ИЛИ 12 и 22, Формирователь 9 формирует импульсы определенной длительности (например, равной длине защищаемого массива данных), Индикации помех, появляющиеся в те. чение длительности этого импульса, не влня. ют на формирователь 9, который предотвраща. ет накопление искаженного значения напряжения во вторых накопителях 7 путем немедленного размыкания первых переключателей 6 через второй элемент ИЛИ 12 и освобождает первые накопители 5 сигнала путем синхрони. зации блока 13,управления через четвертый элемент ИЛИ 22, При этом режиме работы второй переключатель 10 постоянно замкнут.Индикации помех из формирователя 9 поступают также на счетчик 14, а первый им. пульс последовательности индикаций помех одновременно подается на цифро-аналоговый преобразователь (ЦАП) 20, куда также подается из первого регистра 25 соответствующее число, которое в период начального вклю чения устройства пересылается через пятый элемент ИЛИ 23 из второго регистра 26. На выходе ЦАП 20 формируется импульс, дли. тельиость которого пропорциональна величине среднего значения порога числа индикаций. В течение длительности этого импульса в счетчике 14 осуществляется накопление индика. ций помех. По окончании этого импульса сигналом с выхода ЦАП 20 через третий элемент ИЛИ накопленное число индикаций (йт ) из счетчика 14 передается в первый65 5 10033блок 15 сравнения и второй блок 24 сравнения, куда же считывается величина порогачисла индикаций (йп ) из первого регистра 25.Далев возможны следующие случаи работыв зависимости от соотношения йт и Йп В 5двух следующих друг за другом периодахимпульса на выходе ЦАП 20:а) 1 период йт ) йо11 период йт ) йпВ конце 1-го периода с первого выходаблока 15 сравнения выдается "Корректирующий импульс", который размыкает второйпереключатель 10, производит через второйэлемент ИЛИ 12 перерегулировку на новыепороги блока 13 управления, освобождаетсчетчик 14 через третий элемент ИЛИ 21,пересылая число индикаций через, пятый элемент ИЛИ 23 в первый регистр 25, и устанавливает в положение "Г двоичный счет.чик 16, 20В конце 11-го периода вся указанная вышепроцедура повторяется за исключением того,что двоичный счетчик остается в положении "1."Корректирование пороговых величин производится так же,.как описано выше, но придругих парамеТрах выходных импульсов блока 13 управления.б) 1 период йт ) йп, 11 период йтйпВ конце первого периода процедура выпол- ЗОняется как и ранее при йт . й,В конце второго периода с второго выходапервого блока 15 сравнения выдается сигнал,поступающий на второй вход первого элементаИ 17, с выхода которого в этом случае снимается сигнал, коорый освобождает вторые накопители 7 и переводит в состояние "0" двоичный счетчик 16. Тот же .сигнал с второговыхода первого блока сравнения подается навторые входы соответствующих элементов Иодновременно, если йт ) О, с первого выходавторого блока сравнения подается сигнал навторой вход второго элемента И 18, сигналом с выхода которого через третий эле.мент ИЛИ 21 считывается из счетчика 14 текущее число индикаций, поступающее черезпятый элемент ИЛИ 23 в первый регистр 25Если же йт О, то с второго выхода вто.рого блока 24 сравнения поступает сигнал навторой вход третьего элемента И 19, с вы.хода которого среднее значение порога числаиндикаций помех из второго регистра 26через пятый элВмент ИЛИ 23 подается в пер.вый регистр 25в) 1 период йтйИ период йтйВ конце 1 го и 11.го периодов процедуравыполняется как и ранее при йтйп заисключением того, что сигнал на выходе первого элемента И 17 не вырабатывается,вторые накопители 7 не освобождаются, идвоичный счетчик остается в состоянии "0".г) 1 период йтйо11 период йтйпВ конце 1-го периода процедура выполня.ется как и ранее при йтйпВ конце 11.го периода процедура выполня.ется как в пункте а) при йтйп Величина среднего значения порога числа индикаций помех определяется таким образом, чтобы пропорциональная ему длительность импульса, вырабатываемого цифроаналоговым.преобразователем, была достаточно большой поотношению к максимально возможной длинепачек ошибок для данного типа каналовсвязи,Таким образом, введенные блоки обеспечи.вают как увеличение, так и уменьшение по.роговых величин устройства, изменение порогачисла индикаций помех и соответствующее изменение величины интервала времени, в течение которого накапливаются индикации помех, в зависимости от уровня внешних по.мех и изменений, вызываемых системой связи(аппаратурой), что влечет эа собой уменьшение частости ложных стирани 8 и ложных при.емов. Как показывает анализ, по отношениюк известному устройству выигрыш составляет1,5 - 2 порядка, а по отношению к детекторус фиксированными порогами выигрыш составляет 0,5 - 1 порядок, в зависимости от длиныблоков п, по которым принимается в УЗОрешение о их приеме или стирании. Формула изобретения Устройство для контроля качества частотно- . модулнрованных сигналов с саморегулируемыми пороговыми величинами, содержащее первый усилитель, выход которого соединен с входами двух каналов обработки сигналов, каждый ,из которых состоит иэ последовательно соедипенных ограничителя, первого накопителя сигнала, первого переключателя, второго накопи. теля сигнала и компаратора, вторые входы и выходы которых соединены соответственно с выходом. первого усилителя и входами перво. го элемента ИЛИ, выход которого соединен с входом второго усилителя и входом формиро вателя импульсов индикации помех, выход которого соединен с первыми входами цифро. аналогового преобразователя, счетчика числа индикации помех и второго переключателя, второй вход и выход которого соединен с первыми входами второго и третьего элементов ИЛИ и вторым входом второго элемента ИЛИ, выход которого соединен с входом блока уп.равления, выход которого соединен с первымвходом четвертого элемента ИЛИ, второй входкоторого соединен с выходом второго переключателя, и с вторыми входами первых накопителей сигнала, причем выход цифроанало. 3гового преобразователя через третий элементИЛИ соединен с вторым входом счетчикачисла индикации помех, о т л и ч а ю щ е.е с я тем, что, с целью повышения точностиконтроля, в него введены первый и второй 10блоки сравнения, двоичный счетчик, первыйи второй регистры, пятый элемент ИЛИ, триэлемента И, при этом первый и второй вы.ходы счетчика числа индикации помех соединены соответственно с первыми входами пер. 15вого и второго блоков сравнения и первымвходом пятого элемента ИЛИ, второй входи выход которого соединены соответственнос выходом второго регистра и первым входомпервого регистра, второй вход и выходы ко. эОторого соединены соответственно с выходомцифроаналогового преобразователя, с вторымвходом цифроаналогового преобразователя и вторым входом первого блока сравнения,первый и второй выходы которого соединенысоответственно с вторым входом второго переключателя и объединенными первыми входамипервого, второго и третьего элементов И, выход и второй вход которого соединены соответственно с входом второго регистра ипервым выходом второго блока сравнения,второй выход которого через второй элементИ соединен с третьим входом третьего элемента ИЛИ, причем первый выход первогоблока сравнения соединен с входом двоичногосчетчика, второй вход и выход которого соединены соответственно с выходом и вторымвходом первого элемента И, выход которогосоединен с вторыми входами вторых накопителей сигнала.Источники информации,принятые во внимание при экспертизе1. "Способы защиты от ошибки в аппаратуре передачи данных" Спец, исследов, комитета А - Вклад, М 71, АЕО Телефункен. Переводы документов ИССМККТТ, Ленинград, 1972.Составит Техред Редактор С. Крупенин рек ошко Подписи каз 1591/46 Тираж 675 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 3035, Москва, Ж - 35, Раушская наб., д. 4/5