Устройство для определения временного шага дискретизации случайного сигнала

Сеюз Сфветскнк Сааралистиекккк Республик(53) М. Кл, С 06 С 7/52 Н 03 К 13/17 с присоединением заявки 4 Государственный комитет СССР по делам изобретений и открытий(088.8) Дата опубликования описания 070 47 Э(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ВРЕМЕННОГО ШАГА ДИСКРЕТИЗАЦИИ СЛУЧАЙНОГО СИГНАЛАИзобретение относится к области вычислительной техники для измерения вероятностных характеристик случайных сигналов и предназначено для определения временного шага выробки сигнала при измерении ординат функции и плотности распределения, математического ожидания, моментов высших порядков. Известно устройство, в которомдля повышения точности измерениянормированной корреляционной функциивходного случайного сигнала сохраняется относительная ошибка восстановления. Устройство содержит сравнивающее устройство, устройство управления, логическое устройство, счетчик,реверсивный счетчик, цицеро-аналоговый преобразователь, состоящий изрегистра памяти, двух разнополярныхисточников образцовых напряжений, измерительных ключей и дискретного делителя, источник дополнительных образцовых напряжений, состоящий издискретного делителя, дополнительныхизмерительных ключей и двух резкополярных источников образцовых на 1 тряжений, масштабирующего делителя исхем совпадений 1,Недостатком этого устройства является сложность схемного решения, вчастности наличие двух цифро-аналоговых преобразователей с управлением.Наиболее близким техническим решением к предлагаемому является устройство, содержащее счетчик, входысчета и сброса которого соединены соответственно с первым и вторым выходами блока управления, первый входкоторого соединен с управляющим выходом компаратора, первая группа входов которого подключена к разряднымвыходам счетчика, а вторая группа 15 входов - к разрядным выходам реверсивного счетчика, входы сложения ивычитания которого подключены к выходам логического блока, первый нходкоторого:соединен с выходом первого З) блока сраннения, управляющий входкоторого соединен с третьим выходомблока управления, а первый вход - сперным выходом блока памяти, входкоторого является входом устройстна ф и подключен ко нторому входу блокауправления, второй выход блока памяти соединен с входом блока деления 2Устройство позволяет автоматически определять оптимальный интервал З 0 выборки случайного сигнала в зависиго блока сравнения соединен с вторым входом логического блока, управляющий вход реверсивного счетчика подключен к третьему входу блока управления и управляющему выходу блока памяти.Блок-схема устройстна приведена на чертеже.Устройство содержит блок 1 памяти (аналоговый на нход которого подан исследуемый случайный сигнал, который, кроме того, подан на входы блока суммирования 2 и блока делйния 3, Выход блока деления 3, н котором задается относительная ошибка восстановления Ед соединен с вторым входом блока суммирования 2. Выход блока суммирования 2 соединен с входам. перного блока 4 сравнения и второго блока 5 сравнения, вторые входы которых соединены с выходом блока 1 памятиВыходы блокон сравнения че 40 45 реэ логический блок б соединен с нходом реверсивного счетчика 7, ВЫходыреверсивного счетчика 7 соединены свходами цифрового компаратора 8.Входы счетчика 9 также соединены свходами компаратора 8. На другиевходы счетчика 9 подключены сигналысброса и тактовой частоты от блока10 управления, другие входы которогосоединены с входами блоков 1,4 и 5,а вход блока 10 управления соединенс выходом компаратора 8,Устройство работает следующим образом. В блоке деления 3 задается Значение относительной ошибки восстановления случайного сигнала Е . В зависимости от текущего значения амплитуды случайного сигнала х И) на 65 мости от скорости изменения сигнала. Недостатком известного устройства является также сложность схемного решения.Целью предлагаемого изобретения является повышение быстродействия при упрощении устройства определения временного шага дискритизации сигнала ,при расширении частотного диапазона исследуемых сигналов в области высоких частот за счет однотактного (параллельного) сравнения величины при ращения сигнала с величиной заданной относительной ошибки восстановления.для .достижения поставленной цени устройство дополнительно содержит второй блок сравнения и блок суммиро- )5 вания, первый вход которого соединен с выходом блока деления, второйвход - с вторым выходом блока памяти, выходы блока суммирования подключены соответственно к второму нхоцу пер ного блока сравнения и к первому входу второго блока сравнения, управляющий вход которого соединен с четвертым выходом блока управления, второй вход второго блока сравнения подключен к первым входам блока памяти и первого блока сравнения, выход второвыходе блока деления 3 формируютсятекущие значения относительной ошибки восстановления сигналах(ОЕ,= )которые поступают в блок суммирования 2.При подаче сигнала пуск устройство устанавливается в начальноесостояние - блоком 10 управлениясбрасывается счетчик 9 и включается вв режим запоминания блок 1, которыйфиксирует текущее значение случайного сигнала х , После окончания аналогового запоминания случайного сигнала от блока управления 10 на входсчетчика 9 начинают поступать счетные импульсы, т.е. начинается формирование временного шага дискретизации входного сигнала. После сбросаустройства в начальное состояние кодреверсивного счетчика 7 соответствует нулевому значению, Нулевому значению соответствует в начале работыустройства и интервал дискретизации,так как компаратор 8 сразу же формирует выходной сигнал. Далее, впроцессе работы устройства код реверсивного счетчика 7 изменяется,Импульсы блока управления 10,поступая в счетчик 9, формируют внем код, равный коду реверсивногосчетчика . При равенстве кодов срабатывает цифровой комнаратор 8, который формирует выходной сигнал и.через блок управления 10 подает одновременно сигналы строба на первый ивторой блоки сравнения 4 и 5. Навход первого блока 4 сравнения с блока суммирования 2 подается текущеезначение случайного сигнала н суммес относительной ошибкой восстановления х И ). + Е;, одновременно на входвторого блока 5 сравнения с блокасуммирования 2 подается разность значений случайного сигнала и относительной ошибки восстановления х(С)На вторыевходы блоков 4 и 5с выхода блок 1 памяти подается ранее запомненное значение случайногосигнала х(1 + 1 ), где с - задержкавремени, пропорциональная коду реверсивного счетчика 7. Результаты этихсравнений фиксируются логическим блоком б.В зависимости от результатов сравнения блоками 4 и 5 логический блокб формирует следующие команды навход реверсивного счетчика 7,В случае, еслих(Ф + )х +Е; илих(1 + 1 )х(1) -Я;,код реверсивного счетчика 7 и шагидискретизации растут на квант.В случае, если х (Ф + 1 )х (1) +Еили хЯ +) хкод реверсивного счетчика 7 и шагдискретизации уменьшаются на квант.В случае, если х(1 +фС ) ( х (1)или х(1 + е ) ( х(1) +Яркод реверсивного счетчика 7 и шагдискретизации уменьшаются на квант,После сравнения кодов счетчика 9и реверсивного счетчика 7 компаратором 8 код счетчика 9 сбрасывается иначинается новый цикл работы устройства, аналогичный предыдущему. В результате работы устройства после прохождения Б циклов устанавливаетсязначение кода реверсивного счетчика7 при следующем равенстве вероятностей7(х 1-хЦ(Е Д -7 х 1 -хф(Е;)При этом на выходе компаратора 8формируется частота выборок случайного стационарного эргодического сигнала, которая может быть использована при оптимальном нахождении оценокфункции и плотности распределения,математического ожидания, моментови прочее.После сброса устройство работаетс минимальным интервалом дискретизации. При этом в блоке 1 памятивключается запоминающий конденсатор(на чертеже не показан) минимальнойемкости, а блок 10 управления приэтом формирует минимальное время запоминания.Диапазон интервалов, код реверсивного счетчика, разбит равномерно нанесколько частей. При достижении интервалом дискретизации одной из указанных границ в блоке 1 автоматичеси подключается соответствующий запоминающий конденсатор, С ростоминтервала дискретизации растут величины запоминающих конденсаторов,при уменьшении интервала - величиныконденсаторов уменьшаются, Одновременно с переключением запоминающегоконденсатора в блоке 1 изменяетсявремя запоминания, строб блока 1,которое формируется в блоке управления 10,Таким образом, погрешность от разряда запоминающего конденсатора сохраняется близкой и постоянной, независящей от частотного спектра случайного сигнала.Такое устройство позволяет упростить аппаратуру при одновременномувеличении быстродействия. Это выгодно отличает предлагаемое устройствоот известных, так как уменьшаетсяпогрешность измерения статиЧескиххарактеристик сигнала и расширяется10 15 20 2530 35 частотный диапазон измеряемых случайных сигналов. Все это уменьшит расходы на изготовление и увеличит сферуприменения устройства и, следовательно, дает технико-экономический эффект. Формула изобретения Устройство для определения временного шага дискретизации случайного сигнала, содержащее счетчик, входы 1 счета и сброса которого соединены соответственно с первым и вторым выходами блока управления, первый вход которого соединен с управляющим выходом компаратора, первая группа входов которого подключена к разрядным выходам счетчика, а вторая группа входов - к разрядным выходам реверсивного счетчика, входы сложения и вычитания которого подключены к выходам логического блока первый вход которого соединен с выходом первого блока сравнения, управляющий вход которого соединен с третьим выходом блока управления, а первый вход - с первым выходом блока памяти, вход которого является входом устройства и подключен ко второму входу блока управления, второй выход блока памяти соединен с входом блока деления, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия при упрощении устройства, оно содержит второй блок сравнения и блок суммирования, первый вход которого соединен с выходом блока деления, второй вход - с вторым выходом блока памяти, выходы блока суммирования подключены соответственно к второму входу первого блока сравнения и к первому входу второго блока сравнения, управляющий вход которого соединен с четвертым выходом блока управления, второй вход второго блока сравнения подключен к первым входам блока памяти и первого блока сравнения, выход второго блока сравнения соединен с вторым входом логического блока, управляющий вход реверсивного счетчика подключен к третьему входу блока управления.и управляющему выходу блока памяти.Источники информации, принятые во внимание при экспертизе1, Авторское свидетельство СССР 9436438, кл. Н 03 К 13/17, 1971,2, Авторское свидетельство СССР 9226970, кл, 6 06 д 5/00, 1967.656047 х(с оставитель Э.СечехредЛ алферова а Корректор М. Редактор С.Равв аказ 1519 ное 11303 нтскф. г.умгород, ул.Проектная,4 ПП Юл Тираз 779 ПодпПИ Государственного комитета СССРделам иэобретений и открытийосква, Ж, Раушская наб., д. 4/5