Устройство для синхронного детектирования фазоманипулированных сигналов

Номер патента: 306577

Опубликовано: 01.01.1971

Авторы: Куликовский, Семенов

МПК: H04L 27/18

Метки: второго, детектирования, относительной, первого, порядка, сигналов, телеграфии, фазовой

...фазовый сдвиг за счет нестабильности линии связи, который является причиной низкой помехоустойчивости. На выходе интегратора 6 получают исходную информацию. Устройство для детектирования сигналог относительной фазовой телеграфии первого и второго порядка, содержащее линию задержки, фазовый детектор и интегратор, отлича 1 ои(еес; тем, что, с целью обеспечения приема сигналов относительной фазовой телеграфнн прн нестабильности есущей частоты, в то.; нелеИ 1)Р наличии эффскта Допглс 1)а Выхо 1 источиика сигналов относительной фазовой тслеграфии первого и второго порядка через ,инию задерзккР 1 подклО 1 ен к послсдоватс,1 .5 но соединенным смесителю, дополнительнойлинии задержки на половину длительости информационной посылки ири...

Номер патента: 1614129

Опубликовано: 15.12.1990

Автор: Козлов

МПК: H04L 27/227

Метки: двукратной, детектирования, манипуляцией, относительной, сигналов, фазовой

...я). Благодаря комбинации двух квадрагурных низкочастотных сигналов-сверток и двух взаимоортогональных опорных колебаний и замене сложения в сумматоре 13 на вычитание возможно получение синусной или косинусной составляющей одной из двух боковых полос незадержанного и отфильтрованного радиосигнала 5+(1), так как составляющие другой боковой полосы при этом взаимно компенсируются, Кроме того, низкочастотные сигналы-свертки Х, и У, принимаемой посылки сигнала задерживаются на длительность посылки линиями 9 и 10 задержки. Задержанными сигналами Х, и Уосуществляют балансную модуляцию взаимоортогональных колебаний и формируют (пере- множители 18 - 20) составляющие 5;(1) и 5(1) задержанного радиосигнала той же боковой полосы (квадратурный...

Номер патента: 898478

Опубликовано: 15.01.1982

Авторы: Бареев, Столяров

МПК: G07C 9/00

Метки: времени, входа, выхода, регистрации

...17 отображения, блок 18 печати.Блок б управления, блок 8 регистрации, программный блок 12 реализованы на базе микропроцессоров иу 5 перепрограммируемых постоянных запоминающих устройств.При наличии заявки с любого блока 2 считывания, коммутатор 3 последовательно опрашивает и отыскивает блок считывания, в котором содержится код жетона-пропуска. Датчики 1 направления дополняют этот код кодом направления движения (приход на предприятие или уход иэ предприятия). Полученный код через коммута/ тор 3 поступает в приемный регистр 4 и через него в блок 5 контроля кода. Код жетона-пропуска определяет адреса ячеек программного блока 12 и блока 8 регистрации. Если код жетона-пропуска считан верно, то блок б управления считывает код...

Номер патента: 1647430

Опубликовано: 07.05.1991

Автор: Романов

МПК: G01R 19/04

Метки: амплитуды, изменения, манипуляции, радиосигнала, фазовой

...решающего блока. Входы синхронизации обоих О-триггеров 14 и 15 объединены и подключены к второму входу решающего блока 7.Устройство работает следующим образом.При воздействии на вход устройства сигнала фазовой манипуляции (фиг,2 а) на первом и втором выходах демодулятора 3 формируются соответственно когерентный сигнал (фиг,2 б) и демодулированный сигнал (фиг.2 в). Блок 8 синхронизации формирует последовательность импульсов (фиг,2 г), Компаратор 13 осуществляет преобразование демодулированного сигнала в сигнал с логическими уровнями, который при воздействии на синхровход первого О-триггера 14 очередного импульса блока 8 на выходе О-триггера 14 появляетсв, сигнал (фиг.2 д). На выходе модулятора 4 происходит каждый раз переворот фазы (фиг,2...

Номер патента: 287418

Опубликовано: 01.01.1970

Авторы: Кост, Никифоров, Паламарюк

МПК: H03M 1/60

Метки: код, частоты

...которых подключены ко входам схемы сборки 7, вы:сод которой соединен со входом вычитающего устройства. К потенциальным входам схем совпадения 9 подключены выходы потенциальных схем сборки 6, входы которых соединены с соответствующими выходами дешифратора 4 и единичными выходами триггеров выходного регистра 13.При поступлении на вход устройства частоты Рпервый импульс этой частоты, пройдя через вычитающее устройство, переводит счетчик 3 из состояния 00 00 в состояние 00 01. При этом дешифратор б выдает разрешающий потенциал на схему совпадения 10, управляющую прохождением старшей опорнойочастоты в . Одновременно дешифратор 4 вы 2дает разрешающий потенциал на схему 9 (через схему сборки б) и схемы совпадения 11 и 12, стоящие на входе...