Запоминающее устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Своз СоветскикСфциалистическикРеспублик оо 970451(22) Заявлено 220431 (21) 3276171/18-24 1 И М, Кл.з слрнсоединением заявки Но С 11 В 11/ОО Государственный комитет СССР по делам изобретений н открытий(23) Приоритет Опубликовано 3010.82, Бюллетень Йо 40 Дата опубликования описания Зц 10,82(Киевский ордена Трудового Красного Знамени за одвычислительных и управляющих машинФ(54) ЗАПОМИНАЮЕЕ УСТРОЯСТВО Изобретение относится к запоминающим устройствам.Известно запоминающее устройство, содераащее микросхемы памяти, адресные ВходЫ и входы выборки кристалла которых подключены к кодовым шинам адреса и к выходам дешифраторов Г 13.Недостатком этого устройства является низкое быстродействие.Наиболее близким техническим решением к изобретению является запоминающее устройство, состоящее из групп микросхем памяти и дешифраторов, выходы которых подключены к входам выборки кристалла микросхем памяти, управляющие входы дешифраторов и адресные входы микросхем памяти соединены с кодовыми шинами адреса, стробирукюцие входы дешифраторов соединены с шиной "Обращение" 2,Недостатком известного запоминаю щего устройства является сравнительно низкое быстродействие, обусловленное, в частности, затратами времени ТЬ на восстановление микросхем памяти.Цель изобретения - повышение быстродействия запоминающего устройства. Поставленная цель достигаетсятем, что.в запоминающее устройство, содерзащее первый и второй накопители, первый и второй дешифраторы адреса, выходы которых подключены к входам выборки первого н второго накопителей, выходы которых являются выходами устройства, причем управля ющие входы дешифратороя адреса и адресные входы накопителей являются адресными входами устройства, введены формирователи одиночных сигналов, элементы И и элемент НЕ, выход которого подключен к первому входу первого элемента И, выход которого соединен с входом первого формирователя одиночных сигналов и первым входом второго элемента И, выход которого подключен к входу второго формирователя одиночных сигналов, а второй вход соединен с ннверснью выходом первого формирователя одиночных сигналов и вторым входом первого элемента И, вход элемента НЕ подключен к одному из адресных входов накопителей и первому входу третьего элемента И, выход которого соединен с первым входом четвертого элемента И и входом третьего формирователя З 0 одиночных сигналов, инверсный выходкоторого подключен к вторым входам третьего и четвертого элементов И, выход четвертого элемента И соединен с входом четвертого формирователя одиночных сигналов, прямые выходы второго и четвертого формирователей 5 одиночных сигналов подключены к входам стробирования первого и второго дешифраторов адреса соответственно, третьи входы первого и третьего элементов И объединены и являются входом 10 обращения устройства.На фиг.1 представлена функциональная схема устройства, на фиг.2 временные диаграммы, пояснякщие его работу. 15устройство содержит первый накопитель 1, выполненный на микросхемах 1.1.1 - 1.1 п. и памяти, второй накопитель 2, выйолненный на микросхемах 2. (- + 1)1 -2 йп памяти 2 ОИ(где и - число микросхем в строке накопителей, а М - суммарное число строк в первом и втором накопителях), первый 3.1 и второй 3.2 дешифраторы адреса, элемент НЕ 4, первый 5,1, второй 5.2, третий 5.3 и четвертый 5.4 элементы И, первый 6.1, второй 6.2, третий 6.3 и четвертый 6,4 Формирователи одиночных сигналов. На фиг.1 обозначены адресные входы 7 и вход 8 обращения устройства. На Фиг,2 показаны сигналы 9 младшего разряда кода адреса, сигналы 10 обращения, сигналы 11-14 на выходах первого и второго элементов И первого и второ го Формирователей одиночных сигналов, сигналы 15-18 на выходах третьего и четвертого элементов И третьего и четвертого Формирователей одиночных импульсов. В качестве микросхем па" 4 Я мяти могут быть использованы, например микросхемы К 565 РУЗ, а в качест" ве формирователей 6,1.-6,4 - микросхемы К 155 АГ 1 с соответствующими время- задающими цепочками. 45 Запоминающее устройство работает следующим образом,При поступлении по входу 8 сигна.- ла "Обращение" 10,и при низком уровне напряжения 9 на входе 7 младшего разряда кода адреса производится обращение (запись или чтение) к микросхемам памяти накопителя 1. При этом на выходах элементов И 5.1 и 5.2 и на пряваюх выходах формирователей 6.1 и 62 имеют место сигналы 11-14 соответственно. При следующем обращении к устройству при.высоком уровне напряжения 9 младшего разряда кода адреса на входе 7 производится обращение к накопителю 2, и на выходах элементов И 5,3 и 5.4 и на прямых выходах Формирователей 6.3 и 6.4 - сигналы 15-18. Если уровень напряжения младшего разряда кода адреса на вхо де 7 не изменяется при следующем обращении и устройству, то производится обращение к тому же (в данном случае второму) накопителю.Таким образом, при изменении кода в младшем разряде адреса обращение производится поочередно к первому 1 и второму 2 накопйтелям.Поэтому при обращении к одному накопителю, например 1, нет необходнмости ожидать окончания восстановления микросхем памяти в другом накопителе, например 2. При этом формирование очередного обращения производится по задним фронтам сигналов 14 и 18,Если длительность Т З сигналов 13 и 17 на выходах первого и третьего формирователей 6.1 и 63 принять равной минимальному периоду обращения к микросхеме памяти Тя, а временем задержки в логических элементах пренебречь, то длительность Т; сиг 24 налов 14 и 18 на выходах второго и четвертого формирователей 6.2 и 6.4Я 4 и Згде Тз - время восстановления микросхемы памяти.Поэтому время выполнения Т 4 программ в ЭВМ с предлагаемым запоминающим устройством равноТ 1 =К (Т-Т ) +атгде К - количество обращений к запоминающему устройству с изме"нением кода младшего разрядаадреса;о - количество обращений к запоминающему устройству при неизменном коде младшего разря"да адреса.Так как команды в памяти ЭВИ располагаются в ячейках с последовательно возрастающими адресами, то обычно имеет место неравенство К ъ а.Время выполнения программ То в ЭВМ с использованием запоминающего устройства-прототипа равноТд=(К+а)т.Экономия ат машинного времени при использовании предлагаемого запоминающего устройства равнаат=т -Т 1=кт,Таким образом, технико-экономическое преимущество предлагаемого устройства заключается в его более высоком быстродействии по,сравнению с прототипом.формула изобретенияЗапоминающее устройство, содержащее первый и второй накопители, пер"вый и второй дешифраторы адреса выходы которых подключены к входам выборки первого и второго накопителей, выходы которых являются выходами устройства, причем управляющие входы дешифраторов адреса и адресные входы накопителей являются адресными входами устройства, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия, в .него введены формирователи одиночных сигналов, элементы И и элемент НЕ, выход которого подключен к первому входу первого элемента И, выход которого соединен . с входом первого формирователя одиночных сигналов и первым входом второго элемента И, выход которого подключен к входу второго формирователя одиночных сигналов, а второй вход соединен с инверсным выходом первого формирователя одиночных сигналов и вторым входом первого элемента И, вход элемента НЕ подключен к одно- . му иэ адресных входов накопителей и к первому входу третьего элемента И, выход которого соединен с первым входом четвертого элемента И ивходом третьего формирователя одиночных сигналов, инверсный выход. ко"торого подключен к вторым входам тратьего и четвертого элементов И, выходчетвертого элемента И соединен с вхо,дом четвертого формирователя одиночных сигналов, прямые выходы второго 3четвертого формирователей одиночных1 О сигналов подключены к входам стробирования первого и второго дешифраторов адреса соответственно, третьивходы первого и третьего элементов Иобъединены и являются входом обраще 5 ния устройства.Источники информации,принятые во внимание при экспертизе1, Запоминающие устройства современных ЭЦВИ. Под рад. А.А,Крупского,Инр 1968 ф с,277 301 ф ри2. Запоминающие устройства. Подред. Л,П,Крайзмера, Вып. 4, Л. фЭНЕр,гияф, 1974, с. 56-59, рис. б (прототип).970451 Составитель Т.ЗайцеваВласенко Техред М,Коштура еренц орректо едакт каз 83 ое 5 64 Тираж 622 ВНИИПИ Государственнопо делам изобретени 113035, Москва, Ж,лнал ППП "Патент Подпикомитета СССРи открытийауыская наб., д ороц, ул.Проект