Преобразователь код-частота

(22) Заявлено 27. 03. 81(21) 3268223/ 18-21 151 М. Кл.з с присоединением заявки Мо(23) Приоритет-Н 03 К 13/02 Государственный комитет СССР по делам изобретений и открытий(088. 8) Дата опубликования описания 15.10.82Изобретение относится к вычислительной.технике и может быть использовано в устройствах, где необходимо линейное преобразованиекод-частота с возможностью управления начальной Фазой выходного сигнапа.Известен преобразователь код - частота следования импульсов, сдержащий две логические схемы И, инвертора, блок сравнения, генератор импульсов, упоавляеьый делитель частоты, регистр кода числа, числовой регистр, дополнительный триггер управления,. три входные шины, шину сброса, счетчик обратных значений, блок считывания, суммирующий счетчик, второй блок сравнения, входную Шину и и триггеров 1.,11.Данный преобразователь позволяет получить линейную зависимость между входным кодом и частотой следования выходных импульсов, но отличается высокой сложностью и в нем невозможно управление начальной фазой выходного сигнала.Известен преобразователь код - частота, содержащий сумматор, и выходами подключенный к и первым входам через и-разрядный регистр,а выходом переноса - к выходу через формирующий блок, а и вторымивходами - к ходам преобразователя,причем стробирующие входы формирующего блока и и-разрядного регистраподключены к тактовому входу преобразователя 123.,Этот преобразователь характериуется простотой схемного решения,о Функциональные возможности егоограничены, так как на нем невозможно осуществить управление начальной фазой выходного сигнала.Целью изобретения является рас 15 ширение функциональных воэможностей.Поставленная цель достигаетсятем, что в преобразователь кодчастота, содержащий сумматор, первы 2 О ми и входами подключенный к шиневходного кода, вторыми и входами -к выходам регистра, а выходом переноса и-го разряда - к информационному входу выходного блока, такти 25 руемзй вход которого соединен стактируемым входом регистра и шиной тактирования, дополнительно введен мультиплексор, первая группавходов которого подключена к соот 30 ветствующим выходам сумматора, вторая группа входов - к шине установки фазы, вход управления - к шине управления, а п выходов - к соответствующим входам .гистра.На фиг.1 приведена структурная схема преобразователя; на фиг.2 - 5 временные диаграммы, поясняющие его работу; на фиг,З - структурная схема выходногб блока преобразователя.Преобразователь содержит комби- . национный сучматор 1. Первые и вхо дов сумматора 1 подключены к шине входного кода 2 преобразователя, а вторые п входов сумматора 1 - к выходам п-разрядного регистра 3, ин-. формационные входы которого подключены к выходам мультиплексора 4. Мультиплексор 4 своими первыми п входами подключен к шине установки фазы 5 преобразователя, вторыми и входами - к выходам сумматора 1, а входом управления - к шине управления б преобразователя. Выход переноса и-го разряда сумматора 1 подключен к информационному входу выход ного блока 7, тактируемый вход которого подключен к тактируемому входу регистра 3 и к шине тактирования 8 преобразователя.Преобразователь работает следующим образом.На шину 2 приложено двоичное чи- ЗО сло Р, а на шине 5 - число 9, на шине тактирования 8 действует им 1 пульсный сигнал с частотой Ео на шине б управления установлен 35 низкий потенциал, что свидетельствует о том, что мультиплексор передает на вход регистра 3 число 9 со входом 5. Так как тактируемые импульсы поступают непрерывно, то на выхо дах регистра 3 тоже устанавливается число 9 , а на выходе сумматора - число Бо = Ф+ Р. С момента, когда по шине б управ ления установливается единица - (высокий потенциал), мультиплексор 4 переключается на другие входы с выходов сумматора 1. При этом образуется замкнутое кольцо: мультиплексор 4, регистр 3 и сумматор 1. По мере поступления тактовых импульсов состояние выходов регистра 3 по каждому тактовому импульсу увеличивается на Р до тех пор, пока величина Б на выходах сумматора 1 не превысит 2 и. В этот момент на выходе переноса и-го разряда сумматора 1 образуется единица, а на остальных выходах 1, -2 ф с Г и т.д. В этом случае, если величина Р не кратна 2, 60 исходное состояние в регистре 3 восстанавливается через 2 импульисов, т.е. через 2 импульсов состояние выходов регистра 3 равно Приняв за время цикла Ти прохожде ние 2 тактовых импульсов, можно определить количество импульсов, сформировавшихся на выходе переноса п-го разряда, а следовательно, и среднюю частоту сформированной импульсной последовательности. Коли чество импульсов, очевидно, равно Р, так как в числе Рф 2 " Р определяет, сколько раз было превышено значение 2 -1, что тождественно появлению едииницы переноса. Время одного цикла2 ф оТц = - а частота Е = о Р.Вср иоСредний период последовательностиимпульсов с выхода переноса суммато 1ра 1 Ь = 7 - - не кратен в общем слуСР тчае бо, фактическое значение периода в течение времени может принимать два значенйя Ъ, и Фф , отличающиеся ся друг от друга по длительности на Г, = тф - Чфри ближайшие по значению к ЧРьф(срсф ) . Определенное количествб периодов с и с за время цикла Тц дает среднее значение периода не кратное Ьо . Распределение в течение Т и позиционное положение Хф и сф определяется, очевидно, значением 1 на шине установки фазы 5.Сказанное можно проиллюстрировать на примере четырехраэрядного преобразователя для конкретного значения Р = 7. На основании вышеприведенных рассуждений на фиг.2 построены временные диаграммы последовательностей импульсов с выхода переноса п-го разряда сумматора 1 для всех значенийгде щ порядковый номер тактового импульса после установки единицы на шине б управления.Как видно из диаграмм, количество единиц совпадает с числом Р.Количество Гф равно 5, а т равно 2.При детальном рассмотрении временных диаграмм можно сделать вывод,что значение чиспа я определяет количество тактов, участвующих,в опережении, по отношению к случаю, когда Ч = О. Так, например, если пронумеровать каждый импульс, соответствующий единице на выходе переноса и-го разряда сумматора 1 таким образом, чтобы первому соответствовал импульс с минимальным значением в, как показано на фиг.2, то видно, что между последовательностями при 9 =О и Ф = 1 сдвигу на один такт соответствует импульс под номером 4, а дпя Р = 15 первый, второй и третий импульсы сдвинуты на два такта, четвертый импульс - на три такта пятый, шестой и седьмой импульсы - на два такта, а в целом общий сдвиг составляет 15 тактов. Таким образом, можно утверждать,966890 что число 9 соответствует количеству сдвигов в последовательности относительно У = О. Можно, исходя из приведенных рассуждений, определить сдвиг за один цикл, приходящийся на один импульсФГо .ср сдвВыходной блок 7 предназначен для преобразования сформированного потока импульсов с выхода переноса суммато ра 1 в необходимую форму сигнала, В простейшем случае это может быть схема (см,фиг.3), работающая в режиме центрирования процесса с последующей его Фильтрацией. В этой схеме триг гер 9 работает в счетном режиме и при этом на его выходе имеем последовательность аналогичную клиппированному синусоидальному сигналу, прошедшему через устройство дискретиза ции с частотой дискретизации Ед.Период следования импульсов с выхода триггера 9 равено 2т:Р 25 формула изобретения Для выделения основной гармоники сигнала на выходе триггера 9 установлен узкополосный фильтр 10 с достаточно большой постоянной времениПри измененииЧ: свпо выходу фильтра 10 происходит изменение фазового сдвига. Значение фазового сдвига может быть определено из выраженияРл35и 40 45 Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР Р 677095, кл, Н 03 К 13/02, 1979.50 2. Авторское свидетельство СССР.по заявке Р 2820488/18-24,кл. Н 03 К 13/02. Из этого выражения видно, что дискретность изменения фазового сдвига в пределах и определяется разрядностью преобразователя и и равна -1 Г 2 фДля случая, когда величина числа Г. на входе 5 кратна 2 , где Е и к дискретность изменения фазового к сдвига увеличивается в 2 раз и равх 2 о Переключение фазы на 180 производится путем предварительной уста Йорики триггера 9 по входам 11 или 12.Дискретность установки Фазы определяется не только разрядностью преобразователя, но и схемой выходного блока 7.Таким образом, частота пропорциональна коду установленному на входах 2, при этом дискретность установки частоты составляет, опреК деляется разрядностью преобразователя.Одновременно в преобразователе обеспечивается управление фазой выходного сигнала, причем усредненная фаза сигнала пропорциональна коду, установленному на входах 5 преобразователя, при этом дискретность установки определяется тоже разрядностью преобразователя. Преобразователь код - частота, содержащий сумматор, первыми и входами подключенный к шине входного кода, вторыми и входами - к выходам регистра, а выходом переноса и-го разряда - к информационному входу выходного блока, тактируемый вход которого соединен с тактируемым входом регистра и шиной тактирования, о т л и ч а ю щ и й с я тем, что, с целью расширения Функциональных возможностей, в него введен мультиплексор, первая группа входов которого подключена к соответствующим выходам сумматора, вторая группа входов - к шине установки фазы. вход управления - к шине управления, а и выходов - к соответствующим.входам регистра.966890 б 7 7=6 рол ррек Веселово 959о коми ПодписиССР ы.Уж Фили РедактЗаказ 900/76 Тираж ВНИИПИ Государственн по делам изобретен 13035, Москва, Ж, итель В.Войт А,Бабинец